



آیا نمونه سوال را از سایت ما دانلود کرده اید؟

## کتابخانه الکترونیکی PNUEB

پیام نوری ها بستاید

مزایای عضویت در کتابخانه PNUEB :

دانلود رایگان و نامحدود خلاصه درس و جزوه

دانلود رایگان و نامحدود حل المسائل و راهنمای

دانلود کتابچه نمونه سوالات دروس مختلف

پیام نور با جواب

**WWW.PNUEB.COM**

# کتابچه نمونه سوالات چیست:

سایت ما اقتفار دارد برای اولین بار در ایران توانسته است کتابچه نمونه سوالات تمام دروس پیام نور که هر یک حاوی تمامی آزمون های برگزار شده پیام نور (تمامی نیمسالهای موجود **حتی امکان با جواب**) را در یک فایل به نام کتابچه جمع آوری کند و هر ترم نیز آن را آپدیت نماید.

## مراحل ساخت یک کتابچه نمونه سوال

**(برای آشنایی با رحالت بسیار زیاد تولید آن در هر ترم) :**

دسته بندی فایلها - سرج بر اساس کد درس - پسbandن سوال و جواب - پیدا کردن یک درس در نیمسالهای مختلف و پسbandن به کتابچه همان درس - پسbandن نیمسالهای مختلف یک درس به یکدیگر - ولرد کردن اطلاعات تک تک نیمسالها در سایت - آپلود کتابچه و خیلی موارد دیگر..

**همچنین** با توجه به تغییرات کدهای درسی دانشگاه استثنائات زیادی در ساخت کتابچه بوجود می آید که کار ساخت کتابچه را بسیار پیچیده می کند .

٩٥-٩٦

١٩١

١٩١

١٩١

١٩١

١٩١

١٩١

١٩١



سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال، طراحی کامپیوتری سیستمهای دیجیتال  
**رشته تحصیلی / گذ درس:** مهندسی کامپیوتر(سخت افزار) ۱۱۱۵۲۱۳ - ، مهندسی رباتیک، مهندسی کامپیوتر گرایش رایانش امن، مهندسی کامپیوتر گرایش فناوری اطلاعات، مهندسی کامپیوتر گرایش معماری سیستم های کامپیوتری، مهندسی کامپیوتر گرایش نرم افزار ۱۳۲۲۰۱۷

**۱- طراحی خودکار مدار به چه معنی است؟**

۱. از ربات ها برای طراحی استفاده می شود.
۲. طراحی مدار بدون استفاده از نیروی انسانی انجام می شود.
۳. طراحی مدار با استفاده از یک نرم افزار مناسب انجام می شود.
۴. طراحی مدار با استفاده از عامل های هوشمند غیر انسانی انجام می شود.

**۲- بالاترین سطح انتزاع کدام است؟**

۱. سیستم
۲. منطقی
۳. ریز معماری
۴. معماری

**۳- طراحی با استفاده از تراشه های استاندارد، در مقایسه با تراشه های قابل برنامه ریزی کدام ویژگی را دارد؟**

۱. سرعت مدار بیشتر است.
۲. طراحی و تست مدار آسان تر است.
۳. طرح قابل کپی برداری نیست.
۴. هزینه ساخت و نگهداری مدار بیشتر است.

**۴- در نمودار ۷ کدام گزینه جزء حوزه های طراحی نیست؟**

۱. فیزیکی
۲. فناوری
۳. رفتاری
۴. ساختاری

**۵- در طرح های متوسط و پیچیده، بهترین روش برای ساخت نمونه اولیه کدام است؟**

۱. استفاده از روش تمام سفارشی
۲. استفاده از روش نیمه سفارشی
۳. استفاده از مدارات برنامه پذیر
۴. استفاده از قطعات استاندارد

**۶- دو عیب اصلی FPGA در مقابل MPGA کدام است؟**

۱. قابلیت برنامه ریزی مجدد
۲. سرعت و چگالی منطقی کمتر
۳. انعطاف پذیری کمتر
۴. نداشتن قابلیت برنامه ریزی توسط کاربر


سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰


تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال، طراحی کامپیوتری سیستمهای دیجیتال  
رشته تحصیلی / گد درس: مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳ - ، مهندسی رباتیک، مهندسی کامپیوتر گرایش رایانش امن، مهندسی کامپیوتر گرایش فناوری اطلاعات، مهندسی کامپیوتر گرایش معما ری سیستم های کامپیوتری، مهندسی کامپیوتر گرایش نرم افزار ۱۳۲۲۰۱۷


- ۷ درشت سلول منطقی (ماکروسل) با خروجی ترکیبی مربوط به GAL22V10 کدام است؟




.۲



.۱




.۴



.۳

- ۸ شکل زیر چه ساختاری را نشان می دهد؟



۱. ساختار یک واحد تابعی برنامه پذیر PFU مربوط به شرکت AT&T

۲. ساختار کلی FLEX 8000 مربوط به شرکت Altera

۳. بلوك آرایه ای منطقی LAB

۴. بلوك منطقی PASIC



سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال، طراحی کامپیوتری سیستمهای دیجیتال  
**رشته تحصیلی/گذ درس:** مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳ - ، مهندسی رباتیک، مهندسی کامپیوتر گرایش رایانش امن، مهندسی کامپیوتر گرایش فناوری اطلاعات، مهندسی کامپیوتر گرایش معماری سیستم‌های کامپیوتری، مهندسی کامپیوتر گرایش نرم افزار ۱۳۲۲۰۱۷

-۹- کدام گزینه در مورد entity درست است؟

۱. تعریف entity با کلمه رزرو شده entity شروع می‌شود.
۲. entity نمی‌تواند ورودی و خروجی داشته باشد.
۳. ارتباط entity با دنیای خارج به mode آن بستگی دارد.
۴. فیلد اجباری است و می‌تواند true یا false باشد.

-۱۰- کدام شناسه معتبر است؟

OR4 .۴

My\_gate1 .۳

Gate\_input .۲

AND .۱

-۱۱- مدل زیر برای تعریف چه نوع داده‌ای به کار می‌رود؟  
**type type\_name is (identifier list or character literal);**

۴. شمارشی

۳. مجموعه

۲. فیزیکی

۱. سیگنال

-۱۲- در کدام ساختار VHDL می‌توان از قطعه کد زیر استفاده کرد؟

```
if x > y then
    return x;
else
    return y
end if;
```

procedure .۴

generic .۳

process .۲

function .۱

-۱۳- مقدار متغیر "A = "101011" بعد از عمل شیفت ۲ چیست؟

۴. ۰۱۰۱۱۰

۳. ۰۱۱۰۱۰

۲. ۱۰۱۱۰۰

۱. ۰۰۱۰۱۰

-۱۴- کدام گزینه در مورد تبدیل انواع در VHDL درست است؟

۱. تبدیل بین انواعی که اصالتاً از یک نوع هستند، نیاز نیست.
۲. تبدیل بین انواع آرایه‌ای به شرط داشتن طول یکسان و عناصر همنوع، امکان پذیر است.
۳. انواع شمارشی می‌توانند به انواع آرایه‌ای تبدیل شوند.
۴. انواع شمارشی می‌توانند به انواع مجموعه‌ای تبدیل شوند.

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال، طراحی کامپیوتری سیستمهای دیجیتال  
**رشته تحصیلی/گذ درس:** مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳ - مهندسی ریاضیک، مهندسی کامپیوتر گرایش رایانش امن، مهندسی کامپیوتر گرایش فناوری اطلاعات، مهندسی کامپیوتر گرایش معماری سیستم های کامپیوتری، مهندسی کامپیوتر گرایش نرم افزار ۱۳۲۲۰۱۷

۱۵- مفهوم هم روندی در زبان های توصیف سخت افزار چیست؟

۱. تغییر یک سیگنال به سایر سیگنال ها وابسته است.
۲. ایجاد تاخیر برای انتساب مقدار جدید به همه سیگنال ها به یک میزان است.
۳. دستور العمل های انتساب سیگنال به صورت هم روند اجرا می شوند.
۴. ساختار چند سخت افزار توصیف شده مشابه است.

۱۶- در توصیف طرح به زبان VHDL تعریف درگاه های ورودی خروجی مدار در کدام قسمت انجام می شود؟

entity .۴ buffer .۳ inout .۲ process .۱

۱۷- برنامه زیر کدام مدار را توصیف می کند؟

```

ARCHITECTURE ram OF ram4 IS
    TYPE vector_array IS ARRAY (0 TO words-1) OF
        STD_LOGIC_VECTOR (bits-1 DOWNTO 0);
    SIGNAL memory :vector_array;
BEGIN
    PROCESS (CLK, wr_ena)
    BEGIN
        IF (wr_ena = '0') THEN
            bidir <= memory(addr);
        ELSE
            bidir <= (OTHERS => 'Z');
        END IF;
    END IF;
    END PROCESS;
END ram;

```

۱. RAM با گذرگاه ورودی / خروجی دو طرفه

۲. RAM با ورودی و خروجی مجزا

۳. RAM دو درگاهه ۴×۴

۱۸- عملگر شیفت حسابی به چه با ورودی بیت سمت راست صفر کدام است؟

ror .۴ sla .۳ sll .۲ srl .۱

۱۹- در VHDL کدام نوع تاخیر برای مدل کردن تاخیر خطوط سیمی در بردها و المانهای تاخیر در مدارات و تاخیر مسیر سیگنالها در داخل ICها استفاده می شود؟

۱. تاخیر لختی  
 ۲. تاخیر انتقال  
 ۳. تاخیر سیگنالینگ  
 ۴. تاخیر ترکیبی



سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال، طراحی کامپیوتری سیستمهای دیجیتال  
رشته تحصیلی / گذ درس: مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳ - مهندسی رباتیک، مهندسی کامپیوتر گرایش رایانش امن، مهندسی کامپیوتر گرایش فناوری اطلاعات، مهندسی کامپیوتر گرایش معما ری سیستم های کامپیوتری، مهندسی کامپیوتر گرایش نرم افزار ۱۳۲۲۰۱۷

-۲۰- در نرم افزار MAX+PLUS II ، کدام ویرایشگر ابزاری را برای وارد کردن بردارهای تست و مشاهده نتایج شبیه سازی فراهم می کند؟

۴. ویرایشگر سمبول

۳. ویرایشگر گرافیکی

۲. ویرایشگر پایه

۱. ویرایشگر شکل موج

-۲۱- در صورتی که پروژه ای آنقدر بزرگ باشد که در یک تراشه جا نشود از کدام بخش کامپایلر؛ برای قرار دادن طرح در چند تراشه از یک نوع استفاده می شود ؟

partitioner . ۴

Logic Synthesizer . ۳

fitter . ۲

assembler . ۱

-۲۲- برنامه زیر برای توصیف کدام قطعه استفاده می شود؟

```
entity xxxxooxx is
port( x: in std_logic;
      y: in std_logic;
      F: out std_logic
    );
end xxxxooxx ;
-----
architecture behv1 of xxxxooxx is
begin
  process(x, y)
  begin
    -- compare to truth table
    if (x='0' and y='0') then
      F <= '1';
    else
      F <= '0';
    end if;
  end process;
end behv1;
```

۴. OR دو ورودی

۳. AND دو ورودی

۲. NAND دو ورودی

۱. NOR دو ورودی

-۲۳- با استفاده از کدام دستور مدارات پارامتری ایجاد می شود؟

architecture . ۴

generic . ۳

choice . ۲

entity . ۱

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال، طراحی کامپیوتری سیستمهای دیجیتال  
**رشته تحصیلی/گذ درس:** مهندسی کامپیوتر(سخت افزار) ۱۱۱۵۲۱۳ - ، مهندسی رباتیک، مهندسی کامپیوتر گرایش رایانش امن، مهندسی کامپیوتر گرایش فناوری اطلاعات، مهندسی کامپیوتر گرایش معماری سیستم های کامپیوتری، مهندسی کامپیوتر گرایش نرم افزار ۱۳۲۲۰۱۷

-۴۴ در نرم افزار MAX+PLUSII، برای تنظیم اختیارات بهینه سازی از کدام مسیر استفاده می شود؟

*MAX + PLUSII → Compiler* .۱

*Assign → Global Project Logic Synthesis* .۲

*Assign → Device* .۳

*Option → Grid size* .۴

-۴۵ استفاده از برچسب [7..0] X برای مشخص کردن کدام گزینه مناسب است؟

۱. خطوط باس ۸ تایی

۱. پورت ۷ ورودی


۲. سیم اتصال مستقل

۳. پورت ۴ ورودی - ۴ خروجی

### سوالات تشریحی

نمره ۱۴۰

- توصیف رفتاری و ساختاری مدار هشداردهنده زیر را بنویسید.



نمره ۱۴۰

- توصیف یک D فلیپ فلاپ با ورودی کلک را، به زبان VHDL بنویسید.

نمره ۱۴۰

- از ابزارهای *MAX + PLUS II* نمایشگر سلسله مراتبی را توضیح دهید.

نمره ۱۴۰

- ماشین های مور و میلی را مقایسه کنید. جدول و نمودار حالت هر کدام را ارائه نمایید.

نمره ۱۴۰

- انواع سوییچ مبتنی بر SRAM را نام ببرید و با رسم شکل نشان دهید.

# پاسخنامه نیمسال اول ۹۵-۹۶

کد درس :

۱۳۲۲۰۱۷

تهیه و تنظیم خوسته تیم

**WWW.PNUEB.COM**

شماره سوال	جواب صحیح	وضعیت کلید
1	ج	عادی
2	الف	عادی
3	د	عادی
4	ب	عادی
5	ج	عادی
6	ب	عادی
7	الف	عادی
8	ب	عادی
9	الف	عادی
10	ج	عادی
11	د	عادی
12	الف	عادی
13	ب	عادی
14	ب	عادی
15	ج	عادی
16	د	عادی
17	الف	عادی
18	ج	عادی
19	ب	عادی
20	الف	عادی
21	د	عادی
22	الف	عادی
23	ج	عادی
24	ب	عادی
25	ب	عادی

شماره سوال	جواب صحیح	وضعیت کلید
26		
27		
28		
29		
30		
31		
32		
33		
34		
35		
36		
37		
38		
39		
40		
41		
42		
43		
44		
45		
46		
47		
48		
49		
50		

نیو ٹکنالوجیز  
فیڈ فورم

سری سوال : یک ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

**عنوان درس :** طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / کد درس : مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳

۱- عناصر اساسی سطح منطقی، در سطوح مختلف انزواع، کدامند؟

- ۱. ترانزیستورها
- ۲. حافظه ها و ثبات ها
- ۳. دروازه ها و فلیپ فلاپ ها
- ۴. درشت سلول ها

۲- کدام گزینه از مزایای استفاده از مدارات برنامه پذیر نیست؟

- ۱. سرعت بالا
- ۲. هزینه پایین
- ۳. سهولت تست مدار
- ۴. امکان استفاده مجدد از قطعات مدار

۳- وجه تمایز شبیه سازی زمانی، از شبیه سازی منطقی چیست؟

- ۱. در نظر گرفتن زمان تأخیر
- ۲. اجرای توصیف انزواعی طرح به صورت پویا
- ۳. اجرای توصیف انزواعی طرح در سطح ترانزیستوری
- ۴. در نظر گرفتن توالی و زمان بندی الگوریتم و استفاده از ساختارهای کنترل

۴- کدام گزینه جزء مدارات برنامه پذیر نیست؟

- ۱. حافظه های فقط خواندنی برنامه پذیر
- ۲. دیکدرهای ۳ به ۸
- ۳. افزاره های منطقی برنامه پذیر
- ۴. آرایه دروازه های برنامه پذیر میدانی

۵- کدام حافظه فقط یک بار قابل برنامه ریزی است؟

- |            |           |           |
|------------|-----------|-----------|
| EEPROM . ۴ | EPROM . ۳ | UVROM . ۲ |
|------------|-----------|-----------|

PROM . ۱

۶- تفاوت CPLD و SPLD در چیست؟

- ۱. تأخیر انتشار CPLD بیشتر است.
- ۲. CPLD فقط یک بار قابل برنامه ریزی است.
- ۳. CPLD ظرفیت منطقی بالاتر دارد.

۷- کدام عبارت در باره PLA و PAL درست است؟

۱. در PLA هر دو طبقه AND و OR و در PAL فقط طبقه AND قابل برنامه ریزی است.

۲. در PLA فقط طبقه AND و در PAL هر دو طبقه AND و OR قابل برنامه ریزی است.

۳. در PLA فقط طبقه AND و در PLA فقط طبقه OR قابل برنامه ریزی است.

۴. در PLA فقط طبقه OR و در PAL هر دو طبقه AND و OR قابل برنامه ریزی است.

سری سوال : ۱ یک

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

**عنوان درس :** طراحی خودکار مدارهای دیجیتال  
**رشته تحصیلی / کد درس :** مهندسی کامپیوتر (سخت افزار) ۱۱۵۲۱۳

#### ۸ - GAL چیست؟

۱. نوعی PLD ترتیبی که فقط یک بار قابل برنامه ریزی است.
۲. آرایه ای عمومی با امکان پاک شدن به صورت الکتریکی و قابلیت برنامه ریزی مجدد است.
۳. نوعی PAL ترکیبی است که المان حافظه ندارد.
۴. یک درشت سلول منطقی با خروجی ترکیبی است.

#### ۹ - کدام عبارت در مورد EPLD درست است؟

۱. فقط یک بار قابل برنامه ریزی است.
۲. عملیات پاک کردن به صورت الکتریکی و عملیات برنامه ریزی با استفاده از نور ماورای بنفش انجام می شود.
۳. در دفاتر برنامه ریزی، پیکربندی ثابت است اما برنامه تغییر می کند.
۴. پس از برنامه ریزی با هر پیکربندی دلخواه می تواند پاک شود، و به حالت اولیه برگردد.

#### ۱۰ - کدام گزینه یک مزیت FPGA در مقابل MPGA است؟

۱. سرعت بیشتر
۲. چگالی منطقی بالاتر
۳. قابلیت برنامه ریزی توسعه کاربر
۴. ارزان بودن

#### ۱۱ - کدام گزینه مقایسه درستی بین CPLD و FPGA انجام می دهد؟

۱. تعداد بلوک ها، فلیپ فلاپ ها و گیت های FPGA بیشتر است.
۲. CPLD برای طراحی مدارات پیچیده تر به کار می رود.
۳. CPLD مبتنی بر RAM است، و با هر بار روشن شدن باید دوباره برنامه ریزی شود.
۴. FPGA دارای تأخیر انتشار کمتری است.

سری سوال : ۱ یک


زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

**عنوان درس :** طراحی خودکار مدارهای دیجیتال

**رشته تحصیلی / گد درس :** مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳

-۱۲- کدام گزینه سوییج همه سویه مبتنی بر **SRAM** را نشان می دهد؟



-۱۳- کدام عبارت در باره ساختار بلوک منطقی **Act3** درست است؟

۱. یک **RAM** در این بلوک منطقی وجود دارد.

۲. در این بلوک از فلیپ فلاپ ها و دروازه های چند ورودی استفاده شده است.

۳. در این بلوک دو دروازه **AND** و **OR** و یک مالتی پلکسر استفاده شده است.

۴. این بلوک منطقی شامل مدارهای محاسباتی است.

-۱۴- در اتصالات بلوک ها در XC4000 کدام گروه سیم برای اتصالات طولانی به کار می رود، و از سوییج قابل برنامه ریزی عبور می کند؟

Direct Connect . ۴

Long . ۳

Double . ۲

Single . ۱

-۱۵- **PSM** چیست؟

۱. یک سوییج قابل برنامه ریزی همه سویه

۴. ماتریس سوییج های سخت افزاری انتخاب کننده

۱. یک سوییج قابل برنامه ریزی همه سویه

۳. یک سوییج سخت افزاری انتخاب کننده

-۱۶- توصیف سیستم به صورت مجموعه ای از دروازه ها، سازه ها و اتصالات بین آن ها، توصیف در چه سطحی است؟

۴. جریان داده

۳. الگوریتمی

۲. ساختاری

۱. رفتاری

سری سوال : ۱ یک

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

عنوان درس : طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / گد درس : مهندسی کامپیوتر (سخت افزار) ۱۱۵۲۱۳

۱۷- در زبان VHDL، یک سیستم دیجیتال در بالاترین سطح شامل کدام عنصر است؟

Interface .۴

Body .۳

Architecture .۲

Entity .۱

۱۸- کدام کلمه کلیدی برای mode به درستی توصیف شده است؟

۱. Bit مشخص می کند که سیگنال ورودی یک بیتی است.

۲. Outin سیگنال دوطرفه با اولویت خروجی را معرفی می کند.

۳. Buffer مشخص می کند که سیگنال یک خروجی برای Entity است.

۴. Inout سیگنال دوطرفه با اولویت ورودی را تعیین می کند.

۱۹- زمانبندی رخدادها چیست؟

۱. مدیریت رخدادها و تعیین زمان سرایت یک رخداد به سیگنال های دیگر

۲. شیوه تعیین توالی اجرای دستورالعمل ها

۳. مکانیزم ایجاد تأخیر در انتساب مقدار جدید به سیگنال سمت چپ جمله انتساب

۴. هم روندی اجرای دستورالعمل های انتساب سیگنال

۲۰- کدام گزینه جزو انواع تأخیر نیست؟

۴. تأخیر دلتا

۳. تأخیر بافرینگ

۲. تأخیر لختی

۱. تأخیر انتقال

۲۱- کدام عبارت در مورد دستور زیر درست است؟

next turn;

۱. تکرار جاری حلقه‌ی turn را رها کرده و به تکرار بعدی حلقه می‌رود.

۲. تکرار جاری حلقه را رها کرده و از دستوری با برقسپ turn اجرا را ادامه می‌دهد.

۳. حلقه‌ی turn را ترک می‌کند، و اجرا را از دستور بعد از حلقه ادامه می‌دهد.

۴. حلقه را ترک می‌کند، و اجرا را از دستوری با برقسپ turn ادامه می‌دهد.

۲۲- دستور زیر چه عملی انجام می‌دهد؟

wait until not CLK' stable and CLK='1';

۲. تا رسیدن لبه بالارونده منتظر می‌ماند.

۱. تا رسیدن لبه پایین رونده منتظر می‌ماند.

۴. تا رسیدن دامنه سیگنال به ولتاژ ۱ منتظر می‌ماند.

۳. تا رسیدن یک لبه پایین یا بالارونده منتظر می‌ماند.

سری سوال : ۱ یک

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

**عنوان درس :** طراحی خودکار مدارهای دیجیتال

**رشته تحصیلی / کد درس :** مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳

۲۳- با استفاده از کدام دستور، می توان مدارات پارامتری ایجاد نمود؟

Generic .۴

Library .۳

Transport .۲

Port .۱

۲۴- کدام گزینه بیانگر مود باز کردن فایل برای اضافه کردن است؟

append\_mode .۲

write\_mode .۱

read\_write\_mode .۴

extend\_mode .۳

۲۵- در نرم افزار **MAX+PLUS II** با استفاده از کدام گزینه، امکان وارد کردن طرح از طریق نمودار زمانی فراهم می شود؟

۴. ویرایشگر شکل موج

۳. ویرایشگر سمبول

۲. ویرایشگر پایه ها

۱. ویرایشگر گرافیکی

### سوالات تشریحی

۱.۴۰ نمره

- دو عیب اصلی **FPGA** در مقابل **MPGA** چیست؟ دلیل آن را شرح دهید.

۱.۴۰ نمره

- المان سوییچ برنامه پذیر(**PSE**) چیست؟ با رسم شکل نشان دهید، و ۴ حالت از حالات اتصالی ممکن را رسم کنید.

۱.۴۰ نمره

- با استفاده از زبان توصیف **VHDL**، یک مدار **XNOR** دو ورودی را به صورت مدل رفتاری توصیف کنید.

۱.۴۰ نمره

- تابعی بنویسید که بررسی کند آیا مقدار **VALUE** در بین دو محدوده **min** و **max** قرار دارد یا خیر و مقدار را محدود شده به دو مقدار بالا و پایین برگرداند.

۱.۴۰ نمره

- با استفاده از زبان توصیف **VHDL**، یک **D** فلیپ فlap با ورودی کلاک را توصیف کنید. مقدار ورودی باله بالارونده کلاک به خروجی منتقل می شود.

شماره سوال	جواب صحیح	وضعیت کلید
۱	ج	عادی
۲	د	عادی
۳	الف	عادی
۴	ب	عادی
۵	الف	عادی
۶	ج	عادی
۷	الف	عادی
۸	ب	عادی
۹	د	عادی
۱۰	ج	عادی
۱۱	الف	عادی
۱۲	د	عادی
۱۳	ج	عادی
۱۴	ب	عادی
۱۵	ب	عادی
۱۶	ب	عادی
۱۷	الف	عادی
۱۸	ج	عادی
۱۹	ج	عادی
۲۰	ج	عادی
۲۱	الف	عادی
۲۲	ب	عادی
۲۳	د	عادی
۲۴	ب	عادی
۲۵	د	عادی

شماره سوال	جواب صحیح	وضعیت کلید
۲۶		
۲۷		
۲۸		
۲۹		
۳۰		
۳۱		
۳۲		
۳۳		
۳۴		
۳۵		
۳۶		
۳۷		
۳۸		
۳۹		
۴۰		
۴۱		
۴۲		
۴۳		
۴۴		
۴۵		
۴۶		
۴۷		
۴۸		
۴۹		
۵۰		

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / گد درس: مهندسی کامپیووتر (سخت افزار) ۱۱۱۵۲۱۳

### سوالات تشریحی

نمره ۱،۴۰

صفحه ۶۳ - ۱

نمره ۱،۴۰

صفحه ۹۴ تا ۹۵ - ۲

نمره ۱،۴۰

صفحه ۱۰۶ - ۳

نمره ۱،۴۰

صفحه ۱۷۱ - ۴

نمره ۱،۴۰

صفحه ۱۹۴ - ۵

۹۲-۹۳

۹۴

نیمسال  
ششم

نونهاد

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳

۱- بالاترین سطح انتزاع کدام گزینه است؟

۴. معماری

۳. ریز معماری

۲. منطقی

۱. سیستم

-۴


کدام گزینه جمله زیر را در مورد تراشه PAL16L8 به طور صحیح کامل می کند؟  
 بین دروازه OR و خروجی ..... معکوس کننده وجود دارد و اگر یک جمله ضربی در دو دروازه OR مورد نیاز باشد باید ..... ایجاد شود.

۴. دو - دوبار

۳. یک - دوبار

۲. دو - یک بار

۱- شکل زیر بیانگر کدام گزینه است؟



۲. ساختار PLA سیماس

۴. مدار داخلی GAL20V8

۱. ساختار PLA دو قطبی

۳. تکنولوژی گیت شناور

۴- کدام گزینه، جمله زیر را به طور صحیح کامل می کند؟  
 یک مدار دو سطحی به صورت AND-OR است که می توان با برنامه ریزی آن، هر عبارت جمع حاصلضرب ها را در حد گنجایش در آن پیاده سازی نمود و صفحه AND و OR هر دو قابل برنامه ریزی هستند.

۴. PLA

۳. PAL

۲. GAL

۱. LGA

۵- کدام گزینه بیانگر مهمترین عناصر قابل برنامه ریزی CLB ها می باشد؟

۴. فلپ فلاپ

۳. مولد های تابع منطقی

۲. RAM

۱. SRAM



سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳

۶- تابش نور ماوراء بنفسج کدام یک از انواع حافظه را پاک می کند؟


NVRAM .۴

EEPROM .۳

PROM .۲

EPROM .۱

۷- شکل زیر بیانگر کدام گزینه است؟



۲. بلوک آرایه ای توکار (EAV)

۱. المان منطقی (LE)

۴. ساختار کلی FLEX ۸۰۰۰

۳. بلوک آرایه ای منطقی (LBA)

 ۸- کدام گزینه زمان بندی رخداد برای XOR نمودن  $X$  و  $Y$  را بدسترسی ارائه می کند؟

 S  $\leq$  x XOR y after 5 ns; .۲

 S  $\leq$  x XOR y delay 5 ns; .۱

 S  $\leq$  x XNOR y after 5 ns; .۴

 S  $\leq$  x XNOR y delay 5 ns; .۳

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳

۹- کدام گزینه مدار مربوط به توصیف زیر با زبان **VHDL** بیان می کند؟

```

Entity abcd456 is
port ( x, y : in bit;
      S, CO: out bit);
end abcd456;

architecture structural of abcd456 is
-- Declarations
  component AND2
    port (in1, in2: in std_logic;
          out1: out std_logic);
  end component;

  component XOR2
    port (in1, in2: in std_logic;
          out1: out std_logic);
  end component;

begin
  -- Component instantiations statements
  U0: XOR2 port map (x, y, S);
  U1: AND2 port map (x, y, CO);
end structural;
  
```

۱. توصیف هندسی نیم جمع کننده.

۲. توصیف هندسی تمام جمع کننده.

۱. توصیف هندسی نیم جمع کننده.

۳. توصیف ساختاری تمام جمع کننده.

۱۰- کدام یک از اسامی زیر برای نام **entity** مناسب است؟

۱. AND

۲. \_OR4

۳. Mybook14

۴. A

A srl -2

۱. A sll 2

۲. "10010110"

۳. دستور معتبر نیست

۴. A srl 2

۱۱- در صورتیکه "A = "10010110" نتیجه دستور زیر کدام گزینه است?  
 برای مدل کردن تاخیر خطوط سیمی در بردها و المانهای تاخیر در مدارات و تاخیر مسیر سیگنالها در داخل IC ها استفاده می شود.

۱. تاخیر لختی

۲. تاخیر سیگنالینگ

۳. تاخیر انتقال

۴. تاخیر ترکیبی

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/**گد درس:** مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳

### -۱۳ در زبان **VHDL** کدام گزینه غلط است؟

۱. برای مدل کردن تأخیر خطوط سیمی در برد ها از تأخیر لختی (اینرسی) استفاده می شود.
۲. با استفاده از دستور **Generic** می توان مدارات پارامتری ایجاد نمود.
۳. امکان مدل کردن تأخیرهای لختی و انتقال وجود دارد.
۴. با در نظر گرفتن تأخیر دلتا ترتیب ارزیابی ها در نتایج شبیه سازی بی تأثیر خواهد شد.

### -۱۴ نوع داده **std\_ulogic** در واقع یک نوع داده ..... می باشد.

۴. شمارشی

۳. مرکب

۲. ممیز شناور

۱. فیزیکی

### -۱۵ گزینه صحیح برای پروسه زیر کدام است؟

Process (A,B)

Begin

```
If (A<B) then
  Less ← '1';
  Equal ← '1';
  Grater ← '0';
```

Else

```
  Less ← '0';
  Equal ← '0';
  Greater ← '1';
```

End if;

End process;

۱. کلیه حالات مقایسه A و B را شامل می شود.

۲. نامساوی بودن A و B را مشخص می کند.

۳. در برخی از حالات A و B پاسخ غلط به خروجی ارسال می گردد.

۴. هیچکدام.

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳

۱۶- قطعه برنامه زیر مربوط به کدام گزینه است؟

entity q is

Prot(data\_in: in std\_logic

clock: in std\_logic;

data\_out: out std\_logic;

end q;

arachitecture behave of q is

Begin

Process (data\_in, clock)

Begin

If (clock='1' and clock'event) then

data\_out <= data\_in;

end if;

End process

End behv;

۱. بافر

۲. فلیپ فلاپ D

۳. معکوس کننده (NOT)

۴. مالتی پلکس

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳

- ۱۷- قطعه برنامه زیرچه کیتی را توصیف می کند؟

```

signal state: std_logic;
signal input: std_logic_vector(1 downto 0)
begin
input <= a&b;
p:process(clock,reset) is
begin
if(reset='1')then;
state <='0';
elsif(rising_edge(clock)) then
case(input)is
when"11"=>
state <= not state;
when "10"=>
state <= '1';
when "01"=>
state <= '0';
when others =>
null;
end case;
end if;
end process;
Q <= state
Qbar <= not state

```

۴. شمارنده دو بیتی

۳. R-S فیلیپ فلاپ

۲. ثبات دو بیتی

۱. K-L فیلیپ فلاپ

- ۱۸- کدام گزینه جمله زیر را به صورت صحیح کامل می کند.

هر طرح دیجیتال شامل یک واحد ..... و یک مسیر داده شامل واحد های ..... مانند ثباتها و واحدهای ..... مانند، ثبات انتقالی و مقایسه کننده می باشد.

۲. حافظه - کنترل - ترکیبی

۱. کنترل - ترکیبی - حافظه

۴. ترکیبی - کنترل - حافظه

۳. کنترل - حافظه - ترکیبی

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/گد درس: مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳

۱۹- با توجه به عبارت زیر گزینه صحیح را انتخاب کنید؟

Variable: A bit \_ vector := "101001";

A[sla / 2] = ?

100110 .۴

100111 .۳

100100 .۲

011010 .۱

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/گد درس: مهندسی کامپیوتر(سخت افزار) ۱۱۱۵۲۱۳

- در برنامه زیر ALU چه اعمالی را انجام می دهد؟

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use work.constant_lib.all;

entity alu is
port (      num_A:      in std_logic_vector(15 downto 0);
            num_B:      in std_logic_vector(15 downto 0);
            jpsign:     in std_logic;
            ALUs:       in std_logic_vector(1 downto 0);
            ALUz:       out std_logic;
            ALUout:     out std_logic_vector(15 downto 0));
end alu;

architecture behv of alu is
signal alu_tmp: std_logic_vector(15 downto 0);
begin
  process(num_A, num_B, ALUs)
  begin
    case ALUs is
      when "00" => alu_tmp <= num_A;
      when "01" => alu_tmp <= num_B;
      when "10" => alu_tmp <= num_A + num_B;
      when "11" => alu_tmp <= num_A - num_B;
      when others =>
        end case;
    end process;
  process(jpsign, alu_tmp)
  begin
    if (jpsign = '1' and alu_tmp = ZERO) then
      ALUz <= '1';
    else
      ALUz <= '0';
    end if;
  end process;
  ALUout <= alu_tmp;
end behv;

```

۱. جمع - ضرب - تفریق

۲. جمع - انتقال - تقسیم

۳. جمع - ضرب - تقسیم

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳

۴۱- قطعه برنامه زیر بیانگر کدام گزینه می باشد؟

```

entity m is
port(  ==in:      in std_logic_vector(15 downto 0);
       ==ld:      in std_logic;
       dir_addr:  out std_logic_vector(15 downto 0);
       ==out:     out std_logic_vector(15 downto 0)
      );
end m;
-----
architecture behv of m is
begin
process( ==ld, ==in)
begin
  if ==ld = '1' then
    ==out <= ==in;
    dir_addr <= "00000000" & ==in(7 downto 0);
  end if;
end process;
end behv;
  
```

۴. انتخاب

۳. بافر خروجی

۲. ثبات دستور العمل

۱. شمارنده برنامه

۴۲- قطعه برنامه زیر توصیف کننده کدام گزینه است؟

Process (I0, I1, I2 ,sel

begin

case sel is

when "00" => 0 < I0;

when "01" => 0 < I1;

when "10" => 0 < I2 ;

when "11" => 0 < I3;

when others =>

end case;

end process ;

۴. دی مالتی پلکس

۳. مالتی پلکس

۲. دیکدر

۱. انکدر

۴۳- در مورد نرم افزار **MAX II PLUS** کدام گزینه صحیح نیست؟

۱. صرفنظر از شماتیک بودن یا به زبان **VHDL** بودن برای هر طرح می توان یک سنبل ایجاد نمود.

۲. امکان وارد نمودن طرح به صورت شماتیک میسر است.

۳. این نرم افزار فقط زبان های را **Verilog**, **AHDL** پشتیبانی می کند.

۴. دارای ویرایشگر شکل موج است که می تواند بردارهای تست را وارد نموده و نتایج شبیه سازی را فراهم کند.

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/**گد درس:** مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۱۳

۴۴- کدام گزینه مسیر مربوط به تنظیم اختیارات بهینه سازی در نرم افزار **MAX+PLUSII** را ارائه می کند؟

Option>Grid size .۲

**MAX+PLUSII>Compiler .۱**

Assign >Device .۴

Assign >Global Project Logic Syntesis .۳

۴۵- کدام گزینه باعث بروز خطأ در **VHDL** می باشد؟

۱. نام فایل دقیقاً با نام **Entity** مطابقت داشته باشد.

۴. نام فایل از حروف کوچک انتخاب شود.

۳. فایل با پسوند پیش فرض ذخیره شود.

### سوالات تشریحی

۱. نمره ۱،۴۰

- چهار روش ساخت سوئیچ های برنامه پذیر در **FPGA** را بنویسید و دو روش را توضیح دهید.

۲. نمره ۱،۴۰

- قسمت **architecture** مربوط به خواندن محتواي **ROM** از فایل را بنویسید.

۳. نمره ۱،۴۰

- چهار مورد از قوانین نام گذاری شناسه ها در **VHDL** را با ذکر مثال شناسه غیر معتبر مربوطه بنویسید.

۴. نمره ۱،۴۰

- وظیفه ثبات **IR** نگهداری دستورالعمل است. برنامه ای برای ثبات دستورالعمل بنویسید.  
سیگنال **IRId** جهت عمل بارگذاری و **dir\_addr** را جهت برگرداندن بخش آدرس دستورالعمل در نظر بگیرید.

۵. نمره ۱،۴۰

- برنامه توصیف رفتاری یک شمارنده **n** بیتی با سر کنترل **clock** و **clear** و **count** را بنویسید. از دستور **generic** جهت مقداردهی به پارامتر **n** استفاده نمائید.

شماره سوال	جواب صحیح	وضعیت کلید
1	الف	عادی
2	ج	عادی
3	الف	عادی
4	د	عادی
5	ج	عادی
6	الف	عادی
7	د	عادی
8	ب	عادی
9	ب	عادی
10	ب	عادی
11	د	عادی
12	ج	عادی
13	الف	عادی
14	د	عادی
15	الف	عادی
16	ب	عادی
17	الف	عادی
18	ج	عادی
19	ج	عادی
20	د	عادی
21	ب	عادی
22	ج	عادی
23	ج	عادی
24	ج	عادی
25	ج	عادی

شماره سوال	جواب صحیح	وضعیت کلید
26		
27		
28		
29		
30		
31		
32		
33		
34		
35		
36		
37		
38		
39		
40		
41		
42		
43		
44		
45		
46		
47		
48		
49		
50		

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیووتر (سخت افزار) ۱۱۱۵۲۱۳

### سوالات تشریحی

۱،۴۰ نمره

- س ۱ ص ۶۵ ف ۳

۱،۴۰ نمره

- فصل ۴ ص ۱۷۲

۱،۴۰ نمره

- ف ۴ ص ۱۱۴

۱،۴۰ نمره

- ۵- فصل ۵ صفحه ۲۴۷

۱،۴۰ نمره

- ف ۵ ص ۱۹۸

www\*pnueb\*.com

نحوں میں ایک امتیازی کا نام  
تائپسٹنگ ۹۲

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال


رشته تحصیلی / گد درس: مهندسی کامپیوتر (ساخت افزار) چندبخشی ۱۱۱۵۲۱۳

استفاده از ماشین حساب مهندسی مجاز است

- کدام گزینه بیانگر ویژگی طراحی با استفاده از تراشه های استاندارد، در مقایسه با تراشه های قابل برنامه ریزی است؟

۱. امنیت طرح در مقابل کپی برداری بیشتر است.
۲. تست مدار آسان تر است.
۳. هزینه ساخت و نگهداری بیشتری دارد.
۴. سرعت سیستم بیشتر است.

- بر اساس ساختار مبتنی بر انتخاب کننده ها (**MUX**)، کدام تابع را، پیاده سازی می کند؟



$$F(A,B,C,D) = AB'C' \quad .1$$

$$F(A,B,C,D) = C'D + ABC \quad .2$$

$$F(A,B,C,D) = CD + AB'C' \quad .3$$

$$F(A,B,C,D) = AB'C \quad .4$$

- در صورتیکه "10010110" نتیجه دستور زیر کدام گزینه است؟

A srl -2

"10010110" .۱

.۲. دستور معتبر نیست.

A sll 2 .۲

A srl 2 .۱

- کدام گزینه بیانگر توضیح صحیحی از دستور مربوطه می باشد؟

۱. دستور Basic Loop شرط تکرار ندارد و بطور پیوسته اجرا می شود تا به یک دستور exit یا next برسد.
۲. دستور While Loop برای اجرای مکرر تعدادی دستور العمل متواالی استفاده می گردد.
۳. دستور Loop شرط تکرار را بررسی می کند، اگر شرط درست بود حلقه تکرار می شود.
۴. دستور wait از باقیمانده دستورات داخل loop پرس می کند.

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان دورس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۵- در کدام گزینه زمانبندی رخداد و برای  $XOR$  نمودن  $X$  و  $Y$  به درستی بیان شده است؟

$S \leqslant x \quad XOR \quad y \text{ after } 5ns; \quad .\ 2$

۴. هیچکدام

$S \leqslant x \quad XOR \quad y \text{ delay } 5ns; \quad .\ 1$

$S \leqslant y \quad OR \quad s \text{ after } 5ns; \quad .\ 3$

۶- کدام گزینه در مورد شبیه سازها صحیح نمی باشد؟

۱. شبیه ساز برنامه ای است که یک توصیف انتزاعی از طرح را به صورت پویا به اجرا در می آورد.

۲. شبیه ساز منطقی طرح را به صورت یک سری دروازه های منطقی بهم متصل شده مدل می کند.

۳. شبیه ساز زمانی طرح را به صورت واقعی تر و با در نظر گرفتن تأخیر ها مدل می کند.

۴. یک شبیه ساز نشان می دهد که مدار سیم بندی شده یک طرح درست کار می کند یا خیر.

۷- کدام گزینه در مورد کامپایلر صحیح نیست؟

۱. تقسیم بندی طرح خیلی بزرگ که در یک تراشه جا نشود. **partitioner**

۲. ترکیب اطلاعات همه فایل ها در یک پایگاه داده جهت دسترسی سریع به اطلاعات. **database Builder**

۳. عمل جایگذاری و مسیر دهی را انجام می دهد . اطلاعات مربوط به میزان استفاده و محل پایه ها در فایلی با پسوند **rat** ذخیره می شود.

۴. تولید اطلاعات برنامه ریزی تراشه را به عهده دارد و آنها را در یک یا چند فایل با پسوند **pof** قرار می دهد. **Timing Analyzer**

۸- کدام گزینه از مدارات برنامه پذیر نیست؟

۴. **PLD**

۳. **FPGA**

۲. **PROM**

۱. **ROM**

۹- کدام گزینه جمله زیر را به طور صحیح کامل می کند؟

یک ..... از تعداد زیادی ..... تشکیل شده است و مولد های تابع منطقی مهمترین عناصر برنامه ریزی ..... ها هستند.

۲. **CLB - FPGA - FPGA**

۴. **FPGA - CLB - FPGA**

۱. **CLB - FPGA - CLB**

۳. **FPGA - CLB - CLB**

۱۰- شناسه غیر معتبر کدام گزینه است؟

۴. **gate-input**

۳. **My\_gate1**

۲. **f\_10**

۱. **D10**

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی خودکار مدارهای دیجیتال

ردیفه تحصیلی/ کد درس: مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

### ۱۱- کدام گزینه جزء مدلسازی ساختاری نمی باشد؟

۱. اعلان لیستی شامل مولفه هایی که در مدار استفاده می شود.

۲. سیگنالها و مولفه ها در قسمت component تعریف می شوند.

۳. معرفی سیگنالهایی که شبکه اتصالی بین مولفه هارا تشکیل می دهند.

۴. به هر نمونه از هر مولفه، یک برچسب یکتا تعلق گیرد.

### ۱۲- قطعه برنامه زیرچه کیتی را توصیف می کند؟

architecture test is

```

signal state: std_logic;
signal input: std_logic_vector(1 downto 0)
begin
input <= a&b;
p:process(clock,reset) is
begin
if(reset='1')then;
state <=0';
elsif(rising_edge(clock)) then
case(input)is
when "11" =>
state <= not state;
when "10" =>
state <= '1';
when "01" =>
state <= '0';
when others =>
null;
end case;
end if;
end process;
Q <= state
Qbar <= not state

```

۴. شمارنده دو بیتی

۳. K-J فیلیپ فلاپ

۲. R-S فیلیپ فلاپ

۱. ثبات دو بیتی

```

IF a >b then
return a;
else
return b;
end if ;

```

procedure .۴

function .۳

generic .۲

process .۱

### ۱۳- قطعه کد زیر در کدام ساختار VHDL می توان استفاده شود؟

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

- ۱۴- برنامه زیر را در نظر بگیرید و بگوئید با کدام گزینه معادل است؟

ARCHITECTURE ram OF ram4 IS

```
TYPE vector_array IS ARRAY (0 TO words-1) OF
    STD_LOGIC_VECTOR (bits-1 DOWNTO 0);
    SIGNAL memory_vector_array;
```

BEGIN

PROCESS (CLK, wr\_ena)

BEGIN

IF (wr\_ena = '0') THEN

bidir <= memory(addr);

ELSE

bidir <= (OTHERS => 'Z');

IF (clk'EVENT AND CLK = '1') THEN

memory(addr) <= bidir;

END IF;

END IF;

END PROCESS;


END ram;

۱. RAM با گذرگاه ورودی / خروجی دو طرفه

۴. آشکار ساز توالی بیت (امیتر)

۲. RAM با ورودی و خروجی مجزا

- ۱۵- شکل زیر بیانگر کدام گزینه می باشد؟



۱. مدار داخلی GAL20V8

۲. درشت سلول منطقی با خروجی ثبیت شده مربوط به GAL22V10

۳. درشت سلول منطقی با خروجی ترکیبی مربوط به GAL22V10


۴. ساختار PLA دوقطبی

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

رشته تحصیلی / گد درس: مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۱۶- شکل زیر ساختار کدام گزینه را ارائه می کند؟



۱. شمای کلی PPGA های شرکت Actel



۲. ساختار خانواده Pasic مربوط به شرکت Quicklogic

۳. ساختار کلی FLEX 8000 مربوط به شرکت Altera

۴. ساختار یک PFU مربوط به شرکت AT&T

۱۷- توصیف VHDL و نمودار زمانی ورودی و خروجی شکل زیر مربوط به کدام گزینه است؟

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY delay_line IS
PORT ( a : IN STD_LOGIC;
       b : OUT STD_LOGIC );
END delay_line;
ARCHITECTURE delay_line OF delay_line IS
BEGIN
       b <= TRANSPORT a AFTER 20 ns;
END delay_line;
```



۴. ۳۰ ثانیه تاخیر لختی

۳. ۱۰ ثانیه تاخیر انتقال

۲. ۲۰ ثانیه تاخیر لختی

۱. ۲۰ ثانیه تاخیر انتقال



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

دشته تحصیلی/گد درس: مهندسی کامپیووتر(سخت افزار) چندبخشی ۱۱۱۵۲۱۳

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

**مشخصات:** محدوده حداکثری ۱۶V8S

مشخصات:

دشته تحصیلی/گد درس: مهندسی کامپیووتر(سخت افزار) چندبخشی ۱۱۱۵۲۱۳

- ۱۸- مزیت ۱۶V8S در مقایسه با ۱۶V8C چیست؟

۱. هزینه ساخت ۱۶V8S کمتر از هزینه ۱۶V8C است.

۲. ۱۶V8S ۱۶V8C مدار ترتیبی است ولی ۱۶V8C مداری ترکیبی است.

۳. ۱۶V8S قابل برنامه ریزی مجدد است ولی ۱۶V8C قابل برنامه ریزی مجدد نیست.

۴. به ازای هر دروازه OR، ۸ دروازه AND در مقابل ۷ دروازه دارد.

- ۱۹- در کدام یک از حالات زیر هریک از مولدهای تابع F و G به عنوان یک SRAM با خطوط آدرس مستقل و ورودی data مستقل مشترک استفاده می شوند؟

۱. یک SRAM با ظرفیت  $16 \times 1$  دو درگاهه

۱. دو تا SRAM با ظرفیت  $16 \times 1$

۲. سنکرون یا آسنکرون

۳. یک SRAM با ظرفیت  $32 \times 1$

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

**دشته تحصیلی/ گذ درس:** مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۱۳

- برنامه زیر کدام عبارت را توصیف می کند؟

LIBRARY ieee ;

USE ieee.std\_logic\_1164.all ;

ENTITY Test IS

PORT ( w : IN STD\_LOGIC\_VECTOR(1 DOWNTO 0) ;

    y : OUT STD\_LOGIC\_VECTOR(0 TO 3) ) ;

END Test;

ARCHITECTURE Behavior OF Test IS

BEGIN

    WITH W SELECT

        y <= "1000" WHEN "00",

        "0100" WHEN "01",

        "0010" WHEN "10",

        "0001" WHEN "11",

        "0000" WHEN OTHERS ;

END Behavior ;

۱. یک مالتی پلکسر ۴ به ۲

۲. یک دیکدر ۲ به ۴

۳. یک شمارنده ۴ بیتی با شمار

۴. یک شمارنده ۴ بیتی پایین شمار

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۲۱- برنامه زیر را در نظر بگیرید و بگوئید با کدام گزینه معادل است؟

ARCHITECTURE ram OF ram4 IS

```

TYPE vector_array IS ARRAY (0 TO words-1) OF
STD_LOGIC_VECTOR (bits-1 DOWNTO 0);
SIGNAL memory:vector_array;
BEGIN
PROCESS (CLK, wr_ena)
BEGIN
IF (wr_ena='0') THEN
    bidir <= memory(addr);
ELSE
    bidir <= (OTHERS =>'Z');
    IF (clk'EVENT AND CLK='1') THEN
        memory(addr) <= bidir;
    END IF;
END IF;
END IF;
END PROCESS;
END ram;

```

۱. RAM با گذرگاه ورودی / خروجی دو طرفه

۲. RAM با ورودی و خروجی مجزا

۳. RAM با توجه به عبارت زیر گزینه صحیح را انتخاب کنید؟

Variable: A bit\_vector := "101001";

A(5) = ?

۱. ۰۱۰۱۱۰

۲. ۰۱۰۱۰۰

۳. ۰۱۱۰۱۰

۴. ۱۰۱۰۱۰

۲۲- کدام گزینه باعث بروز خطا در VHDL می‌گردد؟

۱. نام فایل دقیقاً با نام Entity مطابقت داشته باشد.

۲. نام فایل با پسوند پیش فرض ذخیره شود.

۳. در زبان VHDL عبارت غلط در مورد دستور Loop کدام گزینه می‌باشد؟

۱. شناسه identifier شمارنده حلقه است و فقط داخل حلقه تعریف می‌شود و نیازی به تعریف جداگانه ندارد.

۲. در دستور Loop باعث می‌شود، با قیمانده دستورات داخل Loop رها شده و تکرار بعدی Loop اجرا شود.

۳. دستور For-Loop یک شرط تکرار را بررسی می‌کند، اگر شرط درست بود حلقه تکرار می‌شود در غیر اینصورت حلقه رها شده و اجرا متوقف می‌شود.

۴. دستور Basic Loop شرط تکرار ندارد، به طور پیوسته اجرا می‌شود تا به یک دستور next یا exit برسد.

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

ردیفه تحصیلی / گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۴- کدام گزینه بیان غلطی از تفاوت‌های کلیدی **GAL22V10** با **20V8R** را ارائه می‌کند؟

۱. در حالت ترتیبی **GAL22V10** دارای ۷ جمله ضربی است اما **GAL20V8R** دارای ۸ جمله ضربی می‌باشد.

۲. در حالت ترکیبی کنترل خروجی، برای **GAL22V10** با یک جمله ضربی انجام می‌شود ولی برای **GAL20V8R** با یک خط کنترل سراسری انجام می‌شود.

۳. در **GAL22V10** یک جمله ضربی سیگنال **Reset** سراسری را به صورت آسنکرون کنترل می‌کند اما **GAL20V8R** سیگنال **Reset** ندارد.

۴. در **GAL22V10** یک جمله ضربی سیگنال **Preset** سراسری را به صورت سنکرون تولید می‌کند اما **GAL20V8R** سیگنال **Preset** ندارد.

### سوالات تشریحی

۱- الگوی برنامه ریزی PLA را برای ایجاد توابع صفر و یک با رسم شکل توضیح دهید؟  
۱،۴۰ نمره

۲- شش مورد از مزایای استفاده از مدارات کد پذیرنسبت به روش طراحی سنتی را به اختصار توضیح دهید.  
۱،۴۰ نمره

۳- تفاوت متغیر و سیگنال را شرح دهید؟  
۱،۴۰ نمره

۴- در مورد مقایسه آرایه های منطقی قابل برنامه ریزی (PLA) با منطق آرایه ای قابل برنامه ریزی (PAL)، توضیح داده و همچنین دو نوع منطق آرایه ای قابل برنامه ریزی (PAL) را فقط نام ببرید.  
۱،۴۰ نمره

۵- در یک PLA کوچک  $4 \times 3$  بارسم مدار برای الگوی برنامه ریزی، سه تابع زیر را پیاده سازی نمایید.  
۱،۴۰ نمره

$$Q1 = I1.I2 + I1' + I2' + I3' + I4'$$

$$Q2 = I1.I3' + I1'.I3.I4 + I2$$

$$Q3 = I1.I2 + I1.I3' + I1'.I2'.I4'$$

نیو گلوبال سٹارس

سری سوال ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۱- در نمودار **Y** کدام گزینه جزء حوزه های طراحی نیست؟

۴. فیزیکی

۳. ساختاری

۲. رفتاری

۱. فناوری

۲- کدام گزینه ویژگی نادرستی درمورد **PAL** و **PAL16L8** دارد؟

۱. **PAL16L8** دارای صفحه AND ثابت بوده و ۷ دروازه OR به طور دائمی به هر دروازه AND وصل است.

۲. بسته به نحوه برنامه ریزی، شش تا از خروجی هاکه O/I نامیده شده اند، می توانند به عنوان ورودی نیز استفاده شوند.

۳. اگر دروازه فعال ساز خروجی به طور ثابت صفر برنامه ریزی شود، پین O/I صرف اورودی خواهد بود.

۴. دروازه فعال ساز خروجی می تواند به طور ثابت یک برنامه ریزی شود و خروجی همواره فعال باشد.

۳- کدام گزینه، جملات زیر را به طور صحیح، کامل می کند؟

مهمترین موردنی که درباره دیاگرام منطقی **GAL 16V8C** باید به آن توجه شود این است که در مقایسه با **PAL16L8** یک گیت ----- بین خروجی هر ----- و بافر سه حالته خروجی قرار گرفته است. یکی از ورودی های **XOR** به مقدار ----- **PULL UP** ----- شده، ولی بوسیله یک فیوز به زمین وصل شده است.

۲. **OR - XOR** - یک منطقی

.۱ **XOR - OR** - یک منطقی

۴. **OR - XOR** - صفر منطقی

.۳ **XOR - OR** - صفر منطقی

سری سوال ایک


زمان آزمون (دقیقه) : تستی : ٦٠ تشریحی : ٦٠

تعداد سوالات : تستی : ٢٥ تشریحی : ٥

عنوان درس : طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / گد درس : مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۴- شکل زیر بیانگر کدام گزینه می باشد؟



۱. ساختار PLA دوقطبی

۲. مدار داخلی GAL20V8

۳. درشت سلول منطقی با خروجی ثبیت شده مربوط به GAL22V10

۴. درشت سلول منطقی با خروجی ترکیبی مربوط به GAL22V10


۵- کدام گزینه از انواع **FPGA** بر اساس آرایش بلوك های منطقی برنامه پذير نمی باشد؟

۱. ساختار مبتنی بر جدول جستجو (LUT)

۲. آرایه متقارن PLD

۳. ساختار سطري

۶- شکل زیر ساختار ارائه کننده چیست ؟



۱. ساختار کلی FLEX 8000 مربوط به شرکت Altera

۲. ساختار خانواده Quicklogic مربوط به شرکت Pasic

۳. شمای کلی PPGA های شرکت Actel

۴. ساختار یک PFU مربوط به شرکت AT&T

۷- کدام گزینه بیان غلطی از سوئیچ های قابل برنامه ریزی (PSE) ارائه می کند؟

۱. هر PSE محل تلاقي شش رشته سیم است.

۲. امکان اتصال هر دو سیم دلخواه از سیمهای ورودی خود را فراهم می کند.

۳. بدون وجود PSM ها (ماتریس سوئیچ های قابل برنامه ریزی) اتصال CLB هایی که در یک سطر یا یک ستون نیستند، امکان پذیر نخواهد بود.

۴. عبور سیگنال از PSM ها باعث ایجاد تاخیر می گردد.

۸- کدام گزینه در مورد VHDL صحیح نیست؟

۱. VHDL امکان مدل کردن تاخیر دروازه ها را ندارد.

۲. VHDL یک زبان مبتنی بر رخداد است و همروندی دستورات یکی از خصوصیات مهم آن است.

۳. در VHDL امکان استفاده از دستورات ترتیبی وجود دارد.

۴. با استفاده از VHDL می توان سیستمهای دیجیتال را با دو نگرش رفتاری و ساختاری توصیف نمود.

سری سوال ایک

زمان آزمون (دقیقه) : تستی : ٦٠ تشریحی : ٦٠

تعداد سوالات : تستی : ٢٥ تشریحی : ٥

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / کد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۹- کدامیک از اسامی زیر برای نام **entity** مناسب است؟

AND .٤

Mybook14 .٣

\_OR4 .٢

2AND .١

۱۰- کدام شناسه در **VHDL** معتبر نیست؟

My\_gate1 .٤

X\_10 .٣

X10 .٢

Gate-input .١

۱۱- کدام گزینه بیان غلطی در مورد انواع داده در **VHDL** ارائه می‌کند؟

۱. انواع **scaler** ترتیب ندارند و نمی‌توان از عملگرهای رابطه‌ای در مورد آنها استفاده نمود.

۲. نوع مجموعه مقادیری که شیء داده‌ای می‌تواند داشته باشدرا، تعریف می‌کند.

۳. نوع مجموعه عملیاتی که روی شیء داده‌ای مجاز است را، تعریف می‌کند.

۴. یک نوع شمارشی شامل لیستی از کاراکترها یا شناسه‌هایی است که برای نوشتمن مدل‌ها در سطوح انتزاعی بسیار مفید است.

۱۲- کدام گزینه جمله زیر را به درستی کامل می‌کند؟

در **VHDL** تبدیل بین انواعی که اصالتاً از یک نوع هستند، امکان پذیر..... انواع شمارشی ..... تبدیل شوند.

۱. است - نمی‌توانند ۲. نیست - نمی‌توانند ۳. است - می‌توانند ۴. نیست - می‌توانند

۱۳- با توجه به خصیصه‌های آرایه در **VHDL**، مقادیر برگردانده برای هر خصیصه، به ترتیب کدام گزینه است؟

*type MYARR 8x 4 is array (8 downto 1, 0 to 3) of boolean;*

*type MYARR1 is array (-2 to 4) of integer;*

*MYARR1' left*    *returns :* ?

*MYARR1' right*                                        *returns :* ?

*MYARR1' high*                                        *returns :* ?

*MYARR1' reverse \_range*                            *returns :* ?

4 downto -2, 4 , 4, 8 .٢

4 downto -2, 4 , 4, -2 .١

8 downto 1, 4 , -2, 4 .٤

8 downto 1, 4 , 4, 8 .٣

سری سوال ایک

زمان آزمون (دقیقه) : تستی : ٦٠ تشریحی : ٦٠

تعداد سوالات : تستی : ٢٥ تشریحی : ٥

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

**رشته تحصیلی/ گد درس:** مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

- ۱۴- کدام گزینه بیان صحیحی در مورد دستور شرط در VHDL ارائه می کند؟

۱. دستور basic loop شرط تکرار ندارد، به طور پیوسته اجرا می شود تا به دستور next exit یا بررسد.
۲. دستور IF بر اساس مقدار یک عبارت، یکی از چند دستور متوالی را اجرا می کند.
۳. دستور Case ترتیب اجرای دستورات ترتیبی را بر اساس شرط معین می کند.
۴. دستور while-loop یک شرط تکرار را بررسی می کند، اگر شرط درست بود، حلقه رها شده و اجرا متوقف می شود.

- ۱۵- توصیف VHDL و نمودار زمانی ورودی و خروجی شکل زیر مربوط به کدام گزینه است؟

LIBRARY IEEE;

USE IEEE .Std \_logic \_1164.ALL;

ENTTY delay \_line IS

PORT (a :IN std \_logic;  
b :OUT std \_logic);


END delay \_line;

ARCHITECTURE delay \_line OF delay \_line IS

BEGIN

b <=TRANSPORT a AFTER 20 ns;

END delay \_line;



۱. ۲۰ نانو ثانیه تاخیر انتقال

۲. ۱۰ نانو ثانیه تاخیر انتقال

۲۰ نانو ثانیه تاخیر لختی

۱۰ نانو ثانیه تاخیر لختی

سری سوال ایک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

**رشته تحصیلی/گد درس:** مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۱۶- توصیف زیر مربوط به کدام گزینه است؟

```

library ieee;
use ieee.std_logic_1164.all;
-----

entity XXX is
port( x: in std_logic;
      y: in std_logic;
      F: out std_logic
);
end XXX;
-----
architecture behv1 of XXX is
begin
  process(x, y)
  begin
    -- compare to truth table
    if (x='1' and y='1') then
      F <= '0';
    else
      F <= '1';
    end if;
  end process;
end behv1;

```

۴. XNOR دو ورودی

۳. XOR دو ورودی

۲. NOR دو ورودی

۱. NAND دو ورودی

سری سوال اینک

زمان آزمون (دقیقه) : تستی : ٦٠ تشریحی : ٦٠

تعداد سوالات : تستی : ٢٥ تشریحی : ٥

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

**رشته تحصیلی / گد درس:** مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

- برنامه زیر را در نظر بگیرید و بگوئید با کدام گزینه معادل است؟ ۱۷

ARCHITECTURE ram OF ram4 IS

```

        TYPE vector_array IS ARRAY (0 TO words -1)OF
            STD_LOGIC_VECTOR (bits -1 DOWNTO 0);
        SIGNAL memory :vector_array;
BEGIN
    PROCESS (CLK, wr_ena)
    BEGIN
        IF (wr_ena = '0') THEN
            bidir <= memory(addr);
        ELSE
            bidir <= (OTHERS => 'Z');
            IF (clk'EVENT AND CLK = '1') THEN
                memory(addr) <= bidir;
            END IF;
        END IF;
    END IF;
END PROCESS;
END ram;
    
```

۱. RAM با گذرگاه ورودی / خروجی دو طرفه

۴. آشکار ساز توالی بیت (امیتر)

۲. RAM دو درگاهه

۳. RAM با ورودی و خروجی مجزا

- توصیف زیر مربوط به کدام گزینه است؟ ۱۸

برنامه مربوط به این سوال در پیوست می باشد.

۱. RAM با ۱۶ کلمه ۸ بیتی

۴. ROM با ۱۶ کلمه ۸ بیتی

- با توجه به عبارت زیر گزینه صحیح را انتخاب کنید؟ ۱۹

Variable: A bit\_vector := "101001";

A sll 2 = ?

۱۰۰۱۱۰ . ۴

۱۰۰۱۱۱ . ۳

۱۰۰۱۰۰ . ۲

۰۱۱۰۱۰ . ۱

سری سوال ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

عنوان درس : طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / گد درس : مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۲۰- توصیف زیر مربوط به کدام گزینه است؟

برنامه مربوط به این سوال پیوست می باشد.

ALU .۴

۳. انتخاب کننده

۲. شمارنده برنامه

۱. ثبات دستورالعمل

۲۱- توصیف زیر مربوط به کدام گزینه است؟

برنامه مربوط به این سوال در پیوست می باشد.

Data-path .۲

Memory .۱

Microprocessor .۴

Ctrl-unit .۳

۲۲- کدام گزینه جمله زیر را به طور صحیح کامل می کند؟

بهترین روش برای ساخت نمونه اولیه، در طرح های متوسط و پیچیده ..... می باشد.

۲. استفاده از روش تمام سفارشی

۱. استفاده از مدارات برنامه پذیر

۴. استفاده از قطعات استاندارد

۳. استفاده از روش نیمه سفارشی

۲۳- عملگرهای **sll**, **ror**, **rem**, **VHDL** را به درستی بیان می کند؟

۱. شیفت منطقی به چپ با صفر - باقیمانده - چرخش به راست

۲. شیفت حسابی به راست با ورودی بیت سمت چپ صفر- توان - شیفت منطقی به چپ با صفر

۳. شیفت حسابی به چپ با صفر - شیفت منطقی به راست با ورودی بیت سمت چپ صفر - چرخش به راست

۴. شیفت منطقی به راست با ورودی بیت سمت چپ صفر- مدول - شیفت منطقی به چپ با صفر

۲۴- کدام گزینه جزء مدارات برنامه پذیر نیست؟

FPGA .۴

ROMP .۳

PLD .۲

ROM .۱

۲۵- کدام گزینه جمله زیر در زبان **VHDL** را به درستی کامل می کند؟

برای دستور انتساب سیگنال انتخابی، choice ها ..... همپوشانی داشته باشند. در صورت وجود یک انتخاب others، تمام حالات choice expression با مجموعه choice ها پوشش داده شود.

۴. باید - نباید

۳. باید - نباید

۲. نباید - باید

۱. نباید - باید

### سوالات تشریحی

۱۴۰ نمره

- در مورد چگونگی استفاده EPLD از ترانزیستورهای MOS با گیت شناور توضیح دهید.

- ۱.۴۰ - مزایا و معایب **FPGA** در مقابل **MPGA** را مختصرا توضیح دهید.
- ۱.۴۰ - با زبان **VHDL** تابعی (**function**) بنویسید که بررسی کند، آیا مقدار **value** در محدوده **max** و **min** هست یا خیر و در نهایت مقدار (**value**) را محدود شده به دو مقدار بالا و پائین برگرداند.
- ۱.۴۰ - توصیف یک **D** فلیپ فلاپ با ورودی کلک را، به زبان **VHDL** بنویسید.
- ۱.۴۰ - چهار مورد از ابزارهای **MAX + PLUS II** را نام برد و توضیح دهید.

## برنامه مربوط به سوال ۱۸

```

LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY aaa IS
GENERIC ( bits: INTEGER := B;
words: INTEGER := 16)
PORT ( clk, wr_ena: IN STD_LOGIC;
addr: IN INTEGER RANGE 0 To words-1;
bidir: INOUT STD_LOGIC_VECTOR (bits-1 DOWNTO 0));
END ;
ARCHITECTURE bbb OF aaa IS
TYPE vector array IS ARRAY (0 TO words-1) OF
STD_LOGIC_VECTOR (bits-1 DOWNTO 0);
SIGNAL memory: vector_array;
BEGIN
PROCESS (Clk, wr_ena)
BEGIN
If (wr_ena='0') THEN
    bidir <= memory(addr);
ELSE

```

سری سوال ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

```

bidir <= (OTHERS => 'z') ;

IF (clk'event AND clk='1') THEN

    Memory(array) <= bidir;

END IF;

ELSE If;

END PROCESS;

END bbb;

```

## ۲۰ برنامه مربوط به سوال

```

entity xx is

    port( xxin: in std_logic_vector(15 downto 0);

          xxld: in std_logic;

          dir_addr: out std_logic_vector(15 downto 0)

          xxout: out std_logic_vector(15 downto 0)

    );

end xx;

architecture behv of xx is

begin

    process(xxld, xxin)
    begin

        if xxld = '1' then

            xxout <= xxin;

            dir_addr <= "00000000" & IRin(7 downto 0);

        end if;

    end process;

end behv;

```

## ۲۱ برنامه مربوط به سوال

```

component aaa is
port ( clock      :ln std_logic;
        rst       :ln std_logic;
        Mre      :ln std_logic;
        Mwe      :ln std_logic;
        Address   :ln std_logic_vector(7 downto 0);
        Data_in   :ln std_logic_vector(15 downto 0);
        Data_out  :out std_logic_vector(15 downto 0));
end Component;

signal     addr_bus,mdin_bus, mdout_bus, lnmdd_bus, rfout_bus:
            std_logic_vector(15 downto 0);

signal     mem_addr: std_logic_vector(7 downto 0);
signal     RFwa_s, RFrla_s, RFr2a_s:      std_logic_vector(3 downto 0);
signal     RFwe_s, RFrlle_s, RFr2e_s:      std_logic;
signal     ALUs_s, RFs_s: std_logic_vector(1 downto 0);
signal     IRld_s, PCld_s, PCinc_s, PCclr_s: std_logic;
signal     Mre_s, Mwe_s, jpz_s, oe_s,:    std_logic;
begin
    mem_addr <= addr_bus(7 downto 0);

    Unit0: ctrl_unit port map(cpu_clk, cpu_RST, PCld_s,
                               mdout_bus, rfout_bus, addr_bus,
                               immd_bus, RFs_s, RFwa_s, RFrla_s,
                               RFr2a_s, RFwe_s, RFrlle_s, RFr2e_s,
                               Jpz_s, ALU_s, Mre_s, Mwe_s, oe_s);

    unit1: datapath port map(cpu_clk, cpu_RST, immd_bus,
                               mdout_bus, RFs_s, RFwa_s, RFrla_s,
                               RFr2a_s, RFwe_s, RFrlle_s, RFr2e_s,

```

سری سوال ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

عنوان درس : طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / گد درس : مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

```
Jpz_s, ALU_s, oe_s, PCld_s,  
rfout_bus, mdin_bus, cpu_output);  
Unit2:  
port map(cpu_clk, cpu_rst, MRE_S,  
Mwe_s, mem_addr, mdin_bus, mdout_bus);
```

شماره سوال	پاسخ صحیح	وضعیت کلید
1	الف	عادی
2	الف	عادی
3	الف	عادی
4	الف	عادی
5	الف	عادی
6	الف	عادی
7	الف	عادی
8	الف	عادی
9	ج	عادی
10	الف	عادی
11	الف	عادی
12	الف	عادی
13	الف	عادی
14	الف	عادی
15	الف	عادی
16	الف	عادی
17	الف	عادی
18	الف	عادی
19	ب	عادی
20	الف	عادی
21	الف	عادی
22	الف	عادی
23	الف	عادی
24	الف	عادی
25	الف	عادی

٩٠ - ٩١     

سری سوال ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

استفاده از ماشین حساب مهندسی مجاز است

۱- کدام گزینه بهترین روش در طرح های متوسط و پیچیده برای ساخت نمونه اولیه می باشد؟

۲. استفاده از قطعات استاندار

۱. روش نیمه سفارشی

۴. روش تمام سفارشی

۳. استفاده از قطعات برنامه پذیر

۴- کدام گزینه از مدارات برنامه پذیر نیست؟

FPGA . ۴

PLD . ۳

PROM . ۲

ROM . ۱

۳- کدام گزینه از PAL های ترتیبی تقلید می کند؟





۱۶V8S, 16V8R . ۴

16V8R . ۳

16V8S . ۲

16V8C . ۱

۴- کدام گزینه مربوط به درشت سلول منطقی (ماکروسل) با خروجی ترکیبی مربوط به GAL22V10 است؟



۵- کدام گزینه از انواع FPGA بر اساس ساختار منابع اتصالی نیست؟

۱. با استفاده از آنتی فیوز

۲. با استفاده از فیوز

۳. با استفاده از دیود

۴. یک سری ترانزیستور که به وسیله EPROM کنترل می شود.

عنوان درس: طراحی خودکار مدارهای دیجیتال

رشنده تخصصی / کد درس: مهندسی کامپیووتر (ساخت افزار) چندبخشی ۱۱۵۲۱۳

۶- کدام گزینه از کاربردهای **FPGA** است؟

مورد اول: جایگزینی تراشه های **VLSI**

مورد دوم: ساخت نمونه اولیه

مورد سوم: مدارات مجتمع با کاربرد خاص

مورد چهارم: ساخت افزارهای قابل پیکربندی مجدد درجا

۱. همه موارد بجز مورد اول

۴. فقط مورد اول و چهارم

۱. همه موارد

۳. همه موارد بجز مورد چهارم

۷- کدام گزینه جمله زیر را به طور صحیح کامل می کند؟

یک ..... از تعداد زیادی ..... تشکیل شده است و مولد های تابع منطقی مهمترین عناصر برنامه ریزی ..... ها هستند.

CLB - FPGA - CLB . ۲

CLB - CLB - FPGA . ۱

FPGA - CLB - FPGA . ۴

CLB - FPGA - FPGA . ۳

۸- کدام گزینه بیان غلطی در مورد VHDL ارائه می کند؟

۱. توصیف جریان داده ، بر اساس انتقال داده بین ثبات ها انجام می شود.

۲. VHDL می تواند دستورات ترتیبی را به ترتیب نوشتن آنها اجرا کند .

۳. VHDL امکان توصیف سیستم دیجیتال را در هر دو حوزه رفتاری و ساختاری ارائه می دهد.

۴. مدل ساختاری دو نوع است که عبارتند از: جریان داده والگوریتمی

۹- کدام بیان در مورد entity گزینه غلطی را بیان می کند؟

۱. تعریف entity با کلمه رزرو شده entity شروع می شود.

۲. بخش VHDL در entity شامل یک نام برای entity و لیست ورودی و خروجی ها است.

۳. \_ENTITY NAME\_OF : شناسه ای است که لازم است توسط کاربر انتخاب گردد.

۴. در entity از کلمه رزرو شده port برای مشخص کردن ارتباطات بین entity و دنبای خارج آن استفاده می شود.

۱۰- کدام از گزینه های زیر از مزایای استفاده از مدارات برنامه پذیر می باشد؟

۲. سهولت تست مدار

۱. هزینه ساخت و نگهداری کمتر

۴. همه موارد

۳. استفاده مجدد از کتابخانه ها

سری سوال ایک

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

رشنده تحصیلی / گد درس : مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۱۱- شناسه غیر معتبر کدام گزینه است؟

My\_gate1 .۴

f\_10 .۳

D10 .۲

Gate-input .۱

۱۲- در مورد دستورات شرطی کدام گزینه غلط است؟

۱. دستور exit از روی باقیمانده دستورات loop پرش کرده و اجرای برنامه را از دستور بعداز loop ادامه می دهد.
۲. دستور Basic-Loop شرط تکرار ندارد، بطور پیوسته اجرا می شود تا به یک دستور exit یا next برسد.
۳. دستور While-Loop برای جاهائی که تعداد دفعات تکرار با یک integer شمارش می شود، بکار می رود.
۴. دستور next باقیمانده دستورات تکرار جاری حلقه را رها کرده و به تکرار بعدی حلقه می رود.

۱۳- کدام مورد جزو مدلسازی ساختاری می باشد؟

مورد اول : سیگنال ها و مولفه ها در قسمت component تعریف می شوند.

مورد دوم : اعلان لیستی شامل مولفه هائی که در مدار استفاده می شود.

مورد سوم : معرفی سیگنال هائی که شبکه اتصالی بین مولفه ها را تشکیل می دهند.

مورد چهارم : به هر نمونه از هر مولفه، یک برجسب یکتا تعلق گیرد.

۱. مورد اول

۲. همه موارد بجز مورد اول

۳. مورد سوم

۴. همه موارد بجز مورد سوم

۱۴- کدام گزینه عبارت زیر در مورد تاخیر در VHDL را به طور صحیح کامل می کند؟

..... برای مدل کردن تاخیر خطوط سیمی در بردها و المانهای تاخیر در مدارات و تاخیر مسیر سیگنالها در داخل IC ها استفاده می شود.

۱. تاخیر ترکیبی

۲. تاخیر لختی

۳. تاخیر سیگنالینگ

۴. تاخیر انتقال

۱۵- گزینه غلط را مشخص کنید.

۱. در خواندن فایل برای تشخیص اینکه آخرین عنصر فایل خوانده شده یا خیر، می توان از finish file استفاده نمود.
۲. یک فایل در زبان VHDL یک کلاس از شیئ است که برای ذخیره داده ها استفاده می شود.
۳. پروسیجر شامل یک سری دستورات برای انجام یک کار است.
۴. تابع (فانکشن) شامل یک سری از دستورات جهت محاسبه یک مقدار است.

۱۶- قطعه برنامه زیر مربوط به کدام گزینه است؟

```
entity xxxx is
port( x: in std_logic;
      y: in std_logic;
      F: out std_logic
    );
end xxxx;
-----
architecture behv1 of xxxx is
begin
  process(x, y)
  begin
    -- compare to truth table
    if (x='0' and y='0') then
      F <= '1';
    else
      F <= '0';
    end if;
  end process;
end behv1;
```

۴. AND دو ورودی

۳. OR دو ورودی

۲. NOR دو ورودی

۱. NAND دو ورودی

۱۷- کدام گزینه جمله زیر را به طور صحیح کامل می کند؟

در توصیف طرح به زبان VHDL بخش ----- برای تعریف درگاه های ورودی خروجی مدار استفاده می شود.

inout .۴

process .۳

architecture .۲

entity .۱



سری سوال ایک

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

عنوان درس : طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / گد درس : مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۱۸- قطعه برنامه زیر مربوط به کدام گزینه است؟

```
entity q is
  Prot(data _ in: in std_ logic
        clock: in std_ logic;
        data _ out: out std_ logic;
  end q;

  arachitecture behave of q is
  Begin
    Process (data _ in, clock)
    Begin
      If (clock='1' and clock'event) then
        data _ out <= data _ in;
      end if;

      End process
    End behv;
```

۴. فلیپ فلاپ D

۳. بافر

۲. معکوس کننده (NOT)

۱. مالتی پلکسر

سری سوال ۱

زمان آزمون (دقیقه): ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

**رشته تحصیلی/گد درس:** مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

-۱۹- قطعه برنامه زیر مربوط به کدام گزینه است؟

```
entity xxxxxxxx is
port( num1, num2: in std_logic_vector(1 downto 0);
      product: out std_logic_vector(3 downto 0));
end xxxxxxxx;
-----
architecture behv of xxxxxxxx is
begin
process(num1, num2)
  variable num1_reg: std_logic_vector(2 downto 0);
  variable product_reg: std_logic_vector(5 downto 0);
begin
  num1_reg := '0' & num1;
  product_reg := "0000" & num2;
--use variables doing computation
--algorithm is to repeat shifting/adding
  for i in 1 to 3 loop
    if product_reg(0)'=1' then
      product_reg(5 downto 3):= product_reg(5 downto 3)
        + num1_reg(2 downto 0)
    end if;
    product_reg(5 downto 0):='0' & product_reg(5 downto 1)
  end loop;
--assign the result of computation back to output signal
  product <= product_reg(3 downto 0);
end process;
end behv;
```

۲. مالتی پلکسر ۴ به ۱

۱. دی مالتی پلکسر ۱ به ۴

۴. شیفت رجیستر ۴ بیتی

۳. ضرب کننده دو بیتی

۲۰- قطعه برنامه زیر بیانگر کدام گزینه است؟

### ARCHITECTURE p IS

```
TYPE vector_array IS ARRAY (0 TO words-1) OF STD_LOGIC_VECTOR (bits-1
DOWNT0 0);
```

```
ONSTANT memory: vector_array := ("10000000",
"01000000",
"00100000",
"00010000",
"00001000",
"00000100",
"00000010",
"00000001",
"10000000");
```

```
BEGIN
```

```
Process (Enable, Read, Addr)
```

```
Begin
```

```
If Enable = '1' then
```

```
if ( Read = '1') then
```

```
    Data <= memory ( addr ) ;
```

```
else Data <= "zzzzzzzz" ;
```

```
end if ;
```

```
else Data <= "zzzzzzzz" ;
```

```
end if ;
```

```
end process ;
```

```
end ;
```

۱. مالتی پلکسر ۸ به ۱

۲. حافظه فقط خواندنی (ROM)

۳. دی مالتی پلکسر ۱ به ۸

۴. دیکدر ۳ به ۸

۲۱- در کدام یک از حالات زیر هریک از مولد های تابع F و G به عنوان یک SRAM با خطوط آدرس مستقل و ورودی write-data مستقل مشترک استفاده می شوند؟

۱. یک SRAM دو درگاهه 16\*1

۱. دو تا SRAM با ظرفیت 16\*1

۲. سنکرون یا آسنکرون

۳. یک SRAM با ظرفیت 32\*1

سری سوال ایک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۲۲- قطعه برنامه زیر بیانگر کدام گزینه می باشد؟

```
entity == is
port( ==in:    in std_logic_vector(15 downto 0);
      ==ld:    in std_logic;
      dir_addr: out std_logic_vector(15 downto 0);
      ==out:   out std_logic_vector(15 downto 0)
    );
end ==;
-----
architecture behv of == is
begin
  process( ==ld, ==in)
  begin
    if ==ld = '1' then
      ==out <= ==in;
      dir_addr <= "00000000" & ==in(7 downto 0);
    end if;
  end process;
end behv;
```

۴. بافر خروجی

۳. انتخاب کننده

۲. شمارنده برنامه

۱. ثبات دستورالعمل

۲۳- کدام گزینه در نرم افزار MAX+PLUSII امکان وارد کردن طرح از طریق نمودار زمانی و همچنین وارد کردن بردارهای تست و مشاهده نتایج شبیه سازی را فراهم می کند؟

۴. ویرایشگر سمبل

۳. ویرایشگر پایه ها

۲. ویرایشگر شکل موج

۱. ویرایشگر گرافیکی

۲۴- کدام گزینه مسیر مربوط به تنظیم اختیارات بهینه سازی در نرم افزار MAX+PLUSII را ارائه می کند؟

Assign >Device . ۲

Option>Grid size . ۱

Assign >Global Project Logic Synthesis . ۴

MAX+PLUSII>Compiler . ۳

۲۵- کدام گزینه باعث بروز خطأ در VHDL می باشد؟

۲. نام فایل (دقیقاً) با نام Entity مطابقت داشته باشد.

۱. نام پورت متفاوت از نام Entity انتخاب شود.

۴. نام فایل از حروف کوچک انتخاب شود.

۳. فایل با پسوند پیش فرض (غیر VHD) ذخیره شود.

### سوالات تشریحی


- درمورد مقایسه CPLD و FPGA چهار مورد را به اختصار توضیح دهید.

۱۴۰ نمره

۱۱۱۵۲۱۳ نمره ۰.۹۳ - با توجه به دستور Case architecture قسمت مربوط به بررسی مقدار سیگنالی با نام GRADES را بنویسید که اگر مقدار GRADES بین ۵۱ تا ۶۰ باشد خروجی D ، اگر مقدار GRADES بین ۶۱ تا ۷۵ باشد خروجی C ، اگر مقدار GRADES بین ۷۶ تا ۸۵ باشد خروجی B ، اگر مقدار GRADES بین ۸۶ تا ۱۰۰ باشد خروجی A یک شود. در غیر اینصورت خروجی F مقدار یک می گیرد.

۱۱۱۵۲۱۴ نمره ۱.۸۷ - قسمت مربوط به خواندن محتوای ROM از فایل را بنویسید.

۱۱۱۵۲۱۴۰ نمره ۴ - توصیف رفتاری ماشینی با جدول و نمودار حالت ماشین مور



حالت فعلی	حالت بعدی		خروجی
	X=0	X=1	
S0	S0	S2	0
S1	S0	S2	1
S2	S2	S3	1
S3	S3	S1	0

شکل ۵-۱) جدول و نمودار حالت ماشین مور

۱۱۱۵۲۱۴۰ نمره ۵ - در مورد مقایسه آرایه های منطقی قابل برنامه ریزی (PLA) با منطق آرایه ای قابل برنامه ریزی (PAL) ، توضیح داده و همچنین دو نوع منطق آرایه ای قابل برنامه ریزی (PAL) را فقط نام ببرید.

سری سوال ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

**عنوان درس:** طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / گد درس: مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

### سوالات تشریحی

نمره ۱،۴۰

- فصل ۳ ص ۶۴ :

نمره ۰،۹۳

۳ - فصل ۴ ص ۱۴۵ -

نمره ۱،۸۷

۴ - فصل ۴ ص ۱۷۲ -

نمره ۱،۴۰

۴ - فصل ۵ ص ۱۹۹ -

نمره ۱،۴۰

۵ - فصل ۲ ص ۳۵ و ۳۹ و ۴۰ و ۴۳ :

۹۰—۹۱

۹۰۹۱

نیو سول امپریا

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

**۱- کدام یک از گزینه های زیر از مزایای استفاده از مدارات برنامه پذیر می باشد؟**

۲. سهولت تست مدار

۱. گزینه ساخت و نگهداری کمتر

۴. همه موارد

۳. استفاده مجدد از کتابخانه ها

**۲- کدام گزینه در مورد شبیه سازها صحیح نمی باشد؟**

۱. شبیه ساز برنامه ای است که یک توصیف انتزاعی از طرح را به صورت پویا به اجرا در می آورد.

۲. شبیه ساز منطقی طرح را به صورت یک سری دروازه های منطقی بهم متصل شده مدل می کند.

۳. شبیه ساز زمانی طرح را به صورت واقعی تر و با در نظر گرفتن تأخیر ها مدل می کند.

۴. یک شبیه ساز نشان می دهد که مدار سیم بندی شده یک طرح درست کار می کند یا خیر.

**۳- در ..... نگاشت از توصیف انتزاعی تر به توصیف جزئی تر و نزدیکتر به شکل نهایی است که پیاده سازی به آن فرم صورت می گیرد.**

۴. فلوچارت

VHDL . ۳

۲. شبیه ساز

۱. ابزار سنتز

**۴- کدام یک از حافظه های زیر فقط یک بار قابل برنامه ریزی می باشند؟**

EPROM . ۲

PROM . ۱

EEPROM و EEPROM . ۴

EEPROM . ۳

**۵- PAL چیست؟**

۱. یک مدار سه سطحی AND و OR است.

۲. یک مدار دو سطحی است که طبقه آن قابل برنامه ریزی OR آن ثابت است.

۳. یک مدار سه سطحی با NAND و AND است.

۴. یک مدار دو سطحی است که طبقه OR و AND آن قابل برنامه ریزی است.

**۶- مزیت ۱۶V8S در مقایسه با ۱۶V8C چیست؟**

۱. گزینه ساخت ۱۶V8S کمتر از گزینه ۱۶V8C است.

۲. ۱۶V8S مدار ترتیبی است ولی ۱۶V8C مداری ترکیبی است.

۳. ۱۶V8S قابل برنامه ریزی مجدد است ولی ۱۶V8C قابل برنامه ریزی مجدد نیست.

۴. به ازای هر دروازه OR، ۸ دروازه AND در مقابل ۷ دروازه دارد.

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: طراحی خودکار مدارهای دیجیتال

روش تعلیمی/گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۷- در مورد یک PAL اگر دروازه فعال ساز خروجی به طور ثابت صفر برنامه ریزی شود کدام عبارت زیر صحیح است؟

۱. پین I/O صرفاً خروجی خواهد بود.  
 ۲. پین I/O صرفاً ورودی خواهد بود.  
 ۳. پین I/O بر اساس شرایط ورودی- خروجی خواهد شد.  
 ۴. یک باز خورد داریم.

۸- **FPGA از MPGA کارتر است زیرا :**

۱. سرعت **FPGA** از **MPGA** بیشتر است.  
 ۲. چگالی **MPGA** از **FPGA** کمتر است.  
 ۳. **MPGA** قابلیت برنامه ریزی مجدد را دارد.

۹- واحد های تابعی برنامه پذیر (PFU) را در کدام یک از حالت های زیر می توان برنامه ریزی کرد؟

۱. بصورت یک عدد -۶ LUT  
 ۲. به صورت چهار عدد -۵ LUT  
 ۳. به صورت سه عدد -۳ LUT  
 ۴. به صورت دو عدد -۲ LUT

۱۰- در کدام یک از حالات زیر هریک از مولدهای تابع F و G به عنوان یک SRAM با خطوط آدرس مستقل و ورودی data-write مستقل مشترک استفاده می شوند؟

۱. دو تا SRAM با ظرفیت  $16^*1$   
 ۲. یک SRAM دو درگاهه  $16^*1$   
 ۳. یک SRAM با ظرفیت  $32^*1$

۱۱- سوئیچ های برنامه پذیر با استفاده از کدام روش زیر ساخته می شوند؟

۱. با استفاده از فیوز  
 ۲. با استفاده از گیت های AND  
 ۳. با استفاده از ROM  
 ۴. با استفاده از RAM

۱۲- تعریف زیر کدام یک از انواع سوئیچ SRAM را نشان می دهد؟

یک ترانزیستور که یک رشته سیم را به دو بخش تقسیم کرده و در صورتیکه ترانزیستور روشن شود یک سیم یک تکه خواهیم داشت

۱. نقطه تقاطع  
 ۲. نقطه شکست  
 ۳. انتخاب کننده  
 ۴. همه سویه

۱۳- کدام گزینه در مورد زبان VHDL صحیح نمی باشد؟

۱. زبان VHDL فاصله های اضافی و شکستن سطر به چند سطر را نادیده می گیرد.  
 ۲. در زبان VHDL یک سیستم دیجیتال در بالاترین سطح شامل یک ENTITY است.  
 ۳. زبان VHDL به حروف کوچک و بزرگ حساس است.  
 ۴. در زبان VHDL از کلمات کلیدی به عنوان نام سیگنال می توان استفاده کرد.

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دروس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۱۴- با توجه به عبارت زیر گزینه صحیح را انتخاب کنید؟

Variable: A bit\\_vector := "101001";

A &amp;la\_2 = ?

100110 . ۴

100111 . ۳

100100 . ۲

011010 . ۱

۱۵- کدام یک از گزینه های زیر جزو عملگرهای جمع می باشد؟

۴. (&amp;)الحاق

abs . ۳

rol . ۲

ror . ۱

۱۶- حاصل  $7 \bmod 4$  و  $(-4) \bmod 11$  است؟

۴. ۱ و -۳

۱۹۳ . ۳

-۱ . ۲ و -۳

-۱ . ۱ و ۳

۱۷- این نوع تأخیر برای مدل کردن تأخیر خطوط سیمی در بردها و تأخیر مسیر سیگنالها در داخل IC استفاده می شود؟

۴. تأخیر انتشار

۳. تأخیر لختی

۲. تأخیر انتقال

۱. تأخیر دلتا

۱۸- با استفاده از کدام یک از دستورات زیر مدارات پارامتری ایجاد می شوند؟

generic . ۴

entity . ۳

choice . ۲

architecture . ۱

۱۹- این ویرایشگر ابزاری را برای وارد کردن بردارهای تست و مشاهده نتایج شبیه سازی را فراهم می کند؟

۴. ویرایشگر شکل موج

۳. ویرایشگر پایه

۲. ویرایشگر سمبول

۱. ویرایشگر گرافیکی

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دروس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گذ درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۴۰- برنامه زیر کدام عبارت را توصیف می کند؟

LIBRARY ieee ;

USE ieee.std\_logic\_1164.all ;

ENTITY Test IS

PORt ( w : IN STD\_LOGIC\_VECTOR(1 DOWNTO 0) ;

y : OUT STD\_LOGIC\_VECTOR(0 TO 3) ) ;

END Test;

ARCHITECTURE Behavior OF Test IS

BEGIN

WITH W SELECT

y <= "1000" WHEN "00",

"0100" WHEN "01",

"0010" WHEN "10",

"0001" WHEN "11",

"0000" WHEN OTHERS ;

۱. یک مالتی پلکسor ۴ به ۱

۴. یک شمارنده ۴ بیتی بالا شمار

۴. یک دیکدر ۲ به ۴

۳. یک شمارنده ۴ بیتی پایین شمار

۴۱- در از کدام کلمه رزرو شده برای مشخص کردن ارتباط بین entity و دنیای خارج استفاده می شود؟

on .۴

port .۳

case .۲

real .۱

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: طراحی خودکار مدارهای دیجیتال

روش تخصصی / گد درس: مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

-۴۲- در بین عملگرهای منطقی عملگر ..... دارای بالاترین اولویت بوده و سایر عملگرها نسبت به هم دارای اولویت ..... هستند.

۴. XOR - متفاوت

۳. NOT - یکسان

۲. XOR - یکسان

۱. NOT - یکسان

-۴۳- از نظر منطقی، کدام گزینه توصیف صحیحی از یک تمام جمع کننده است؟

$$\text{sum} (A \oplus B) \oplus C . ۲$$

$$\text{sum} (A \oplus B) \oplus C . ۱$$

$$\text{carry } AB + C(A \oplus B)$$

$$\text{Carry } AB \oplus C(A \oplus B)$$

$$\text{sum} (A \oplus B) + C . ۴$$

$$\text{sum} (A + B) + C . ۳$$

$$\text{Carry } A + B \oplus C(A \oplus B)$$

$$\text{Carry } A + B \oplus C(A \oplus B)$$

-۴۴- جدول حالت زیر کدام ماشین را نشان می دهد.

حالت فعلی	حالات بعدی	خروجی
X=0	X=0	X=1
0	S0	1
0	S2	0
1	S2	0
0	S3	1
1	S3	0
0	S1	1
1	S1	0

۱. ماشین میلی

۲. ماشین مور

۳. ماشین مور با ورودی ریست

۴. هیچکدام

-۴۵- اگر پردازه ای آنقدر بزرگ باشد که در یک تراشه جا نشود با استفاده از کدام بخش کامپایلر؛ برای قرار گرفتن طرح در چند بخش استفاده می شود؟

۴. خود کامپایلر

assembler . ۳

fitter . ۲

partitioner . ۱

### سوالات تشریحی

نمره ۱.۷۵

۱- الگوی برنامه ریزی PLA را برای ایجاد توابع صفر و یک با رسم شکل توضیح دهید؟

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ تستی: ۶۰ تشریحی: ۵

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دروس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۱۳

۱.۱۷ نمره

۲- تکنولوژیهای فیوز و آنتی فیوز را با یکدیگر مقایسه کنید؟

۱.۱۷ نمره

۳- مدار تمام جمع کننده را با استفاده از دو نیم جمع کننده رسم کنید؟

۱.۷۵ نمره

۴- یک دروازه معکوس کننده را به زبان VHDL توصیف کنید؟

۱.۱۶ نمره

۵- برای جلوگیری از خطاهای گرامری در VHDL چه راهکارهایی وجود دارد؟

شماره سوال	پاسخ صحیح	وضعیت کلید
1	د	عادی
2	د	عادی
3	الف	عادی
4	الف	عادی
5	ب	عادی
6	د	عادی
7	ب	عادی
8	الف	عادی
9	الف	عادی
10	الف	عادی
11	الف	عادی
12	ب	عادی
13	د	عادی
14	ج	عادی
15	د	عادی
16	الف	عادی
17	ب	عادی
18	د	عادی
19	د	عادی
20	الف	عادی
21	ج	عادی
22	الف	عادی
23	ب	عادی
24	الف	عادی
25	الف	عادی

نیو سول نیشنل پارک

تعداد سؤالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

۱۳ سوی سوال: یک(۱)

تنها با یاد اوست که دلها آرام می‌گیرد.

۱. کدام گزینه بیانگر ویژگی طراحی با استفاده از قراشه های استاندارد، در مقایسه با قراشه های قابل برنامه ریزی است.

- ب . امنیت طرح در مقابل کپی برداری بیشتر است.  
د . تست مدار آسان تر است.

۲ . کدام گزینه جمله زیر را به طور صحیح کامل می کند؟  
.....PLA


الف. هر دو طبقه AND و OR قابل برنامه ریزی است.

ب. هزینه ساخت بالاتر دارد.

ج. سرعت پایین تر دارد.

د . فقط یک صفحه قابل برنامه ریزی دارد.

۳ . بر اساس ساختار مبتنی بر انتخاب کننده ها (MUX)، شکل مقابل، کدام تابع را پیاده سازی می کند؟



الف.  $F(A,B,C,D) = C'D + ABC$

ب.  $F(A,B,C,D) = CD + AB'C'$

ج.  $F(A,B,C,D) = AB'C$

د.  $F(A,B,C,D) = C'D + AB'C'$

۴ . کدام گزینه جمله زیر را به طور صحیح کامل می کند؟ منطق آرایه ای قابل برنامه ریزی

.....sequential PAL – PAL۱۶R۸

الف . خروجی ثبت شده ندارد.

ب . خروجی فلیپ فلیپها نمی توانند بدون عبور از بافر های سه حالته وارد آرایه های AND-OR شوند.

ج. وقتی خروجی ها غیر فعال هستند فلیپ فلیپها داخلی، نمی توانند تغییر وضعیت دهند.

د . یک سری D فلیپ فلاپ دارد که بین طبقه OR و هشت خروجی قرار گرفته است.

۵ . کدام گزینه جزء تکنولوژی های ساخت PLD ها نمی باشد.

CMOS PLD. د.

NMOS PLD

E PLD

الف. Bipolar PLD

۶ . کدام گزینه مقایسه غلط از FPGA و CPLD ارائه می کند؟

الف. FPGA ها برای طراحی های فوق العاده پیچیده بکار می روند در حالی که CPLD هایی توانند در این طراحی ها بکار روند.

ب. FPGA ها عموماً مبتنی بر RAM و CPLD ها مبتنی بر EEPROM هستند.

ج. به دلیل وجود تعداد بلوکها و کیت های کمتر، FPGA های دارای تاخیر انتشاری کمتری نسبت به CPLD ها می باشند.

د . سازماندهی بلوکهای برنامه پذیر در FPGA ها و CPLD ها تفاوت می کند.

استان:

تعداد سؤالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال


رشته تحصیلی / گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سری سؤال: یک (۱)

۷. با توجه به شکل زیر که ساختمان داخلی یک CLB را نشان می دهد. برنامه ریزی مولدهای تابع F و G و H به کدام شکل غلط است؟



- الف . یک تابع دلخواه چهار متغیره و یک تابع شش متغیره نه کاملا دلخواه با ورودی های مجزا  
 ب . دو تابع حداقل چهار متغیره بعلاوه یک تابع دیگر حد اکثر سه متغیره که هر کدام از این سه تابع دارای ورودی های جداگانه هستند.

- ج . برخی توابع حداقل ۹ متغیره مانند بررسی توازن وتساوی برای چهار ورودی با قابلیت cascade  
 د . فقط یک تابع دلخواه شش متغیره.

۸. کدام گزینه در مورد زبان VHDL غلط است؟

- الف. کلمات کلیدی و شناسه ها به نوع حروف (کوچک و بزرگ) حساس هستند.  
 ب. از کلمات کلیدی نمی توان به عنوان شناسه یا نام سیگنال استفاده نمود.  
 ج. فاصله های اضافی و شکستن سطربه چند سطر را نادیده می کیرد.  
 د . سطرهایی که فقط شامل توضیح است. با دو علامت خط ربط متوالی (--) شروع می شود.

استان:

تعداد سؤالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

۹. گذرنامه: یک(۱)

۹. کدام گزینه مدار مربوط به توصیف زیر با زبان VHDL را بیان می کند؟

```

Entity abcdefgh is
port ( x, y : in bit;
       S, CO: out bit);
end abcdefgh;
-----
architecture structural of abcdefgh is
-- Declarations
  component AND2
    port (in1, in2: in std_logic;
          out1: out std_logic);
  end component;

  component XOR2
    port (in1, in2: in std_logic;
          out1: out std_logic);
  end component;
-----
begin
-- Component instantiations statements
  U0: XOR2 port map (x, y, s);
  U1: AND2 port map (x, y, co);
end structural;
-----
```

الف. توصیف ساختاری نیم جمع کننده.

ب. توصیف هندسی نیم جمع کننده.

ج. توصیف هندسی تمام جمع کننده.

د. توصیف ساختاری تمام جمع کننده.

۱۰. کدام گزینه شناسه غیر معتبری در زبان VHDL است؟

د. gate-input

ج. My\_gate1

ب. x\_10

الف. X10

۱۱. کدام گزینه جمله زیر را به طور صحیح کامل می کند:

در زبان VHDL تبدیل بین انواعی از داده ها که از نوع .....، هستند، امکان پذیر است و تبدیل بین انواع شمارشی امکان

..... پذیر

الف. متفاوت - نیست.

د. اصالتا یکسان - نیست.

الف. متفاوت - نیست.

ج. اصالتا متفاوت - است.

A srl -۲

۱۲. در صورتیکه "A=10010110" باشد نتیجه دستور روبرو کدام گزینه است؟

ب. دستور معتبر نیست

د. A srl ۲

الف. A sll ۲

ج. "10010110"

استان:

تعداد سؤالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

۱۳. کدام گزینه بیانگر توضیح صحیحی از دستور مربوطه می باشد؟

الف. دستور Basic Loop شرط تکرار ندارد و بطور پیوسته اجرا می شود تا به یک دستور `exit` یا `next` برسد.

ب. دستور Loop شرط تکرار را بررسی می کند، اگر شرط درست بود حلقه تکرار می شود.

ج. دستور `wait` با قیمانده دستورات داخل loop پرش می کند.

د. دستور While Loop برای اجرای مکرر تعدادی دستور العمل متواالی استفاده می گردد.

۱۴. کدام گزینه جمله زیر را به طور صحیح کامل می کند:

..... شامل مجموعه ای از دستورات جهت محاسبه یک مقدار است.

ب. کتابخانه - تابع

الف. کتابخانه - پروسیجر

د. تابع - پروسیجر

ج. پروسیجر - تابع

۱۵. کد زیر کدام گزینه را بصورت رفتاری مدل می کند؟

Entity test<sup>1</sup> is

Prot(d \_ in: in std \_ logic \_ vector (Vdownto<sup>0</sup>);

En: in std \_ logic;

    d \_ out std \_ logic \_ vector (Vdownto<sup>0</sup>));

End test<sup>1</sup>;

Architecture behavior of test<sup>1</sup> is

Begin    Process (d \_ in, en)

    Begin

        If en= '1' then

            d \_ out <= d \_ in;

        Else

            d \_ out <= "zzzzzzzz" ;

        Endif;

    End process

End behavior;

الف. دیکدر

ب . مالتی پلکس

ج . بافر سه حالته

د . دی مالتی پلکس

استان:

تعداد سؤالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

۱۷. سری سوال: یک (۱)

۱۶. قطعه برنامه زیرچه کیتی را توصیف می کند؟

architecture test is

```

signal state: std_logic;
signal input: std_logic_vector('1 downto 0);
begin
input <= a&b;
  p:process(clock,reset) is
begin
  if(reset='1')then;
    state <='0';
  elsif(rising_edge(clock)) then
    case(input)is
      when"11"=>
        state <= not state;
      when "10"=>
        state <='1';
      when "01"=>
        state <='0';
      when others =>
        null;
    end case;
  end if;
end process;
Q <= state;
Qbar <= not state;
End behv;
```

الف. R-S

ب. ثبات دو بیتی

ج. شمارنده دوبیتی

د. J-K فیلیپ فلاپ

تعداد سوالات: تستی: ۲۵ تشریحی: ۵  
 زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال  
 رشته تحصیلی / گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

۱۷. برنامه زیر توصیف کدام گزینه است؟

```

architecture BEHAVIOR of MEALY is
    type STATE_TYPE is (S0, S1, S2, S3);
    signal CURRENT_STATE, NEXT_STATE: STATE_TYPE;
begin
    -----
    -- Process to hold combinational logic.
    COMBIN: process(CURRENT_STATE, X)
    begin
        case CURRENT_STATE is
            when S0 =>
                if X = '0' then
                    Z <= '0';
                    NEXT_STATE <= S0;
                else
                    Z <= '1';
                    NEXT_STATE <= S2;
                end if;
            when S1 =>
                if X = '0' then
                    Z <= '0';
                    NEXT_STATE <= S0;
                else
                    Z <= '0';
                    NEXT_STATE <= S2;
                end if;
            when S2 =>
                if X = '0' then
                    Z <= '1';
                    NEXT_STATE <= S2;
                else
                    Z <= '0';
                    NEXT_STATE <= S3;
                end if;
            when S3 =>
                if X = '0' then
                    Z <= '0';
                    NEXT_STATE <= S3;
                else
                    Z <= '1';
                    NEXT_STATE <= S1;
                end if;
        end case;
    end process COMBIN;
    -----
    -- Process to hold synchronous elements (flip-flops)
    SYNCH: process
    begin
        wait until CLOCK'event and CLOCK = '1';
        CURRENT_STATE <= NEXT_STATE;
    end process SYNCH;
end BEHAVIOR;
    -----
```

استان:

تعداد سؤالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال


رشته تحصیلی / گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

مجاز است.


استفاده از:

کد سری سوال: یک (۱)

الف.



ب.



ج.

استان:

تعداد سؤالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

مجاز است.

نام درس: طراحی خودکار مدارهای دیجیتال  
 رشته تحصیلی/ گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

استفاده از:

کد سری سوال: یک(۱)

۱۸. قطعه برنامه زیر بیانگر کدام گزینه می باشد؟

ARCHITECTURE test IS

TYPE vector\_array IS ARRAY (  $\cdot$  TO words-1 ) OF

STD\_LOGIC\_VECTOR (bits-1 DOWNTO  $\cdot$  );

CONSTANT memory: vector\_array := ("10000000",

"01000000",

"00100000",

"00010000",

"00001000",

"00000100",

"00000010",

"00000001",

"10000000");

BEGIN

Process (Enable, Read, Addr)

Begin

If Enable = '1' then

if ( Read = '1' ) then

Data <= memory ( addr );

else Data <= "ZZZZZZZZ" ;

end if ;

else Data <= "zzzzzzzz" ;

end if ; end process ;

end ;

الف. RAM دو درگاهه ۴\*۴

ب. RAM با گذرگاه ورودی/ خروجی دو طرفه

ج. حافظه فقط خواندنی

د. RAM با ورودی خروجی مجزا

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

۱۹. بُرَنَامَه زِير، توصیف رفتاری کدام گزینه است؟

```

library ieee ;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity abcde is
generic(n: natural :=2);
port( clock:          in std_logic;
      clear:           in std_logic;
      test :           in std_logic;
      Q:                out std_logic_vector(n-1 downto 0)
    );
end abcde;

architecture behv of abcde is
  signal Pre_Q: std_logic_vector(n-1 downto 0);
begin
  -- behavior describe the abcde
  process(clock, test , clear)
  begin
    if clear = '1' then
      Pre_Q <= Pre_Q - Pre_Q;
    elsif (clock='1' and clock'event) then
      if test = '1' then
        Pre_Q <= Pre_Q + 1;
      end if;
    end if;
  end process;
  -- concurrent assignment statement
  Q <= Pre_Q;
end behv;

```

الف. مقایسه کننده n بیتی    ب. تفریق‌گر n بیتی    ج. جمع‌کننده n بیتی    د. شمارنده n بیتی

۲۰. کدام گزینه جمله زیر را به صورت صحیح کامل می‌کند.

در ماشین ..... مقدار ..... علاوه بر حالت فعلی به مقدار لحظه‌ای ..... نیز بستگی دارد.

الف. مور - ورودی - خروجی

ب. میلی - ورودی - خروجی

ج. مور - خروجی - ورودی

۲۱. کدام گزینه جمله زیر را به صورت صحیح کامل می‌کند.

هر طرح دیجیتال شامل یک واحد ..... و یک مسیر داده شامل واحد های ..... مانند ثباتها و واحدهای ..... مانند. ثبات انتقالی و مقایسه کننده می باشد.

ب. ترکیبی - کنترل - حافظه

الف. کنترل - ترکیبی - حافظه

د. کنترل - حافظه - ترکیبی

ج. حافظه - کنترل - ترکیبی

استان:

تعداد سؤالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

۲۲. قطعه برنامه زیر، توصیف رفتاری کدام گزینه است؟

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity abc is
port ( rst, sline: in std_logic;
        load ,resule: in std_logic_vector( 3
        downto a );      output: out std_logic_
        _vector( 3 downto a );
end abc;

architect ure efghiG of abc is
begin
process( rst, sline, load, result)
begin

if( rst = '1' ) then
output <= ".....";                      --do nothing
elsif sltna = '0' ) then
output<= load;                          --load inputs
else
output <= result;                     -- load results
end if;
end process;
end efghiG;
```

الف. ثبات

ب. مقایسه کننده

ج. مالتی پلکس

د. تغیریق کننده

تعداد سؤالات: تستی: ۲۵ تشریحی: ۵  
 زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال  
 رشته تحصیلی / گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

۲۲. در برنامه زیر ALU چه اعمالی را انجام می‌دهد؟

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use work.constant_lib.all;

entity alu is
port (
    num_A:          in std_logic_vector(15 downto 0);
    num_B:          in std_logic_vector(15 downto 0);
    jpsign:         in std_logic;
    ALUs:           in std_logic_vector(1 downto 0);
    ALUz:           out std_logic;
    ALUout:         out std_logic_vector(15 downto 0));
end alu;

architecture behv of alu is
signal alu_tmp: std_logic_vector(15 downto 0);
begin
    process(num_A, num_B, ALUs)
    begin
        case ALUs is
            when "00" => alu_tmp <= num_A;
            when "01" => alu_tmp <= num_B;
            when "10" => alu_tmp <= num_A + num_B;
            when "11" => alu_tmp <= num_A - num_B;
            when others =>
        end case;
    end process;
    process(jpsign, alu_tmp)
    begin
        if (jpsign = '1' and alu_tmp = ZERO) then
            ALUz <= '1';
        else
            ALUz <= '0';
        end if;
    end process;
    ALUout <= alu_tmp;
end behv;
```

- الف. جمع - ضرب - تقسیم
- ب. جمع - انتقال - تفریق
- ج. جمع - ضرب - تفریق
- د. جمع - انتقال - تقسیم

تعداد سؤالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/ گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سوال: یک(۱)

۲۴. کدام گزینه در مورد کامپایلر صحیح نیست؟

الف. filter عمل جایگذاری و مسیر دهی را انجام می دهد . اطلاعات مربوط به میزان استفاده و محل پایه ها در فایلی با rpt پسوند ذخیره می شود.

ب. Timing Analyzer تولید اطلاعات برنامه ریزی تراشه را به عهده دارد و آنها را در یک یا چند فایل با pof قرار می دهد.

ج. partitioner : تقسیم بندی طرح خیلی بزرگ که در یک تراشه جا نشود

د. database Builder : ترکیب اطلاعات همه فایل ها در یک پایگاه داده جهت دسترسی سریع به اطلاعات.

۲۵. در مورد نرم افزار MAX II PLUS II کدام گزینه صحیح نیست؟

الف. امکان وارد نمودن طرح به صورت شماتیک میسر است.

ب. دارای ویرایشگر شکل موج است که می تواند بردارهای تست را وارد نموده و نتایج شبیه سازی را فراهم کند.

ج . این نرم افزار فقط زبان های Verilog ، AHDL ، پشتیبانی می کند


د . صرفنظر از شماتیک بودن یا به زبان VHDL بودن برای هر طرح می توان یک سنبل ایجاد نمود.

### سوالات تشریحی

۱. دو نوع سخت افزار برنامه پذیر FPGA و MPGA را با هم مقایسه کنید. (۱/۲۵ نمره)

۲. در مورد انواع سویچ مبتنی بر SRAM (نقطه شکست، نقطه تقاطع، انتخاب کننده و همه سویه) توضیح دهید (۱/۲۵ نمره)

۳. برنامه توصیف رفتاری و ساختار مدار مقابل را بنویسید؟ (۱/۲۵ نمره)



شماتیک مدار هشدار دهنده

استان:

تعداد سؤالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال


رشته تحصیلی/ گذرنامه: سخت افزار (تجمیع) - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سری سوال: یک(۱)

۴. برنامه‌ای بنویسید که با استفاده از POM شکل موج زیر را ایجاد کند. (۱ نمره)



۵. ظیفه ثبات IR نگهداری دستورالعمل است. برنامه ای برای ثبات دستورالعمل بنویسید. سیگنال IRld جهت عمل بارگذاری و dir\_addr را جهت برگرداندن بخش آدرس دستورالعمل در نظر بگیرید. (۱ نمره)

نیو اسلام نیشنز  
نیو اسلام نیشنز

تعداد سوالات: تستی: ۲۵ تشریحی: ۴  
 زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۰

نام درس: طراحی خودکار مدارهای دیجیتال  
 رشته تحصیلی / گذرسن: سخت افزار (تجمیع) ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

۱۳ سوی سوال: یک (۱)

امام خمینی (ره): این محروم و صفر است که اسلام را زنده نگه داشته است.

۱. طراحی خودکار به چه معنی است؟

الف. سپردن بخش هایی از مراحل طراحی به کامپیوتر

ب. سپردن تمام مراحل طراحی به کامپیوتر

ج. انجام طراحی کاملاً بصورت اتوماتیک

د. توصیف و اجرای طرح با یکی از زبانهای نرم افزاری

۲. بالاترین سطح انتزاع چه سطحی است؟

الف. ریز معماری

۳. UVROM نام کدامیک از حافظه های زیر است؟

الف. SPLD

۴. GAL چیست؟

الف. نوعی PLD ترتیبی است.

ج. فقط مقلد PAL ترتیبی است.

۵. EPLD ها از کدام تکنولوژی استفاده می کنند؟

الف. گیت شناور

ج. گیت های AND-OR

۶. در یک تراشه PLD با چه ولتاژی اتصال فیوزی سوزانده می شود؟

الف. ۵ تا ۱۲ ولت      ب. ۱۰ تا ۳۰ ولت      ج. ۱۰ تا ۲۰ ولت      د. ۲۰ تا ۳۰ ولت

۷. شرکت Xilinx در بلوک منطقی FPGA از کدام ساختار استفاده می کند؟

الف. MPGAs      ب. lookup table      ج. PAL      د. Multiplexer

۸. FGPA برای کاربردهایی با چه حجم تولید عالی است؟

الف. ۱۰۰.۰۰۰      ب. ۵۰.۰۰۰      ج. ۴۰.۰۰۰      د. ۶۰.۰۰۰

۹. در مورد فیوز کدام عبارت زیر صحیح است؟

الف. یک اتصال فلزی نازک است که در اثر عبور جریان ذوب و از بین می رود.

ب. در حالت عادی باز بوده و پس از برنامه ریزی اتصال کوتاه می شود.

ج. یک اتصال فلزی نازک است که در اثر عبور جریان اتصال کوتاه می شود.

د. در تکنولوژیهای جدید نیز از فیوز استفاده می شود.

۱۰. در تولیدات تجاری فعلی از کدام تکنولوژی در FPGA استفاده می شود؟

الف. EEPROM      ب. Anti Fuse و SRAM      ج. EPROM

د. SRAM

تعداد سوالات: تستی: ۲۵ تشریحی: ۴  
 زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶

نام درس: طراحی خودکار مدارهای دیجیتال  
 رشته تحصیلی / کد درس: سخت افزار (تجمیع) ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

۱۳ سوی سوال: یک (۱)

۱۱. علت کند بود FPGA در مقایسه با MPGA چیست؟

الف. وجود اتصالات فلزی

ب. وجود تاخیردهنده های داخلی

ج. پایین بودن تکنولوژی ساخت

۱۲. ساخت یک سوئیچ برنامه پذیر را به چه صورتی معمول نیست؟

الف. یک سری ترانزیستور که با EPROM کنترل می شود.

ب. یک سری ترانزیستور که با EEPROM کنترل می شود.

ج. یک سری ترانزیستور که با سلولهای SDRAM کنترل می شود.

د. یک سری ترانزیستور که با SRAM کنترل می شود.

۱۳. سیگنال Z در کد زیر عملکرد چه مداری را توسط VHDL نشان می دهد.

### Architecture

```
Signal x,y : std_logic;
Begin
x<= A and B;
Y<= (not A) and (not B);
Z<=X or Y;
END
```

ب. XNOR

الف. XOR

د. NAND

ج. AND

۱۴. مولدهای تابع منطقی چیستند؟

الف. مهمترین عناصر قابل برنامه ریزی CLB ها هستند.

ب. مهمترین عناصر قابل برنامه ریزی FPGA ها هستند.

ج. مهمترین عناصر قابل برنامه ریزی در LUT ها هستند.

د. بلوكهایی هستند که در MPGA ها استفاده می شوند.

۱۵. در زبان VHDL اولویت کدامیک از عملگرها بیشتر است؟

د. OR

ج. NOT

ب. XOR

الف. AND

۱۶. کدامیک از گزینه های زیر برای تعریف کاراکتر x در VHDL صحیح است؟

د. "x"

ج. x

ب. "x"

الف. 'x'

?

۱۷. در مورد تبدیل نوع در VHDL کدامیک از عبارات زیر صحیح نیست؟

الف. تبدیل بین انواعی که اصلاتا از یک نوع هستند امکان پذیر است.

ب. انواع شمارشی می توانند تبدیل شوند.

ج. تبدیل بین انواع آرایه ای بشرط داشتن طول یکسان و عناصر همنوع امکان پذیر است.

د. تبدیل نوع بدلیل حساسیت VHDL به نوع می باشد.

استان:

تعداد سوالات: تستی: ۲۵ تشریحی: ۴  
 زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۰

نام درس: طراحی خودکار مدارهای دیجیتال  
 رشته تحصیلی / گذرس: سخت افزار (تجمیع) ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

۱۷ سوی سوال: یک (۱)

۱۸. متغیر "A=101011" بعد از عمل شیفت 2 sll برابر چه مقداری می‌شود؟

- د. 011010      101100      010110      001010      الف.

۱۹. در مورد لیست حساسیت و دستور wait در موضوع پردازه (Process) کدام گزینه صحیح است؟

الف. لیست حساسیت باید قبل از دستور wait استفاده شود.

ب. اگر لیست حساسیت وجود نداشته باشد می‌توان از دستور wait استفاده کرد.

ج. لیست حساسیت نسبت به دستور wait اولویت کمتری دارد.

د. نمی‌توان همزمان هم لیست حساسیت داشت و هم دستور wait

۲۰. خروجی ماشین مور به چه چیزی وابسته است؟

ب. فقط به حالت فعلی

الف. به حالت فعلی و حالت قبلی

د. به حالت قبلی و ورودی لحظه‌ای

ج. به حالت فعلی و ورودی لحظه‌ای

۲۱. کد VHDL زیر مربوط به چیست؟

```
entity FUNC is
port(
    data_in:           in std_logic;
    enable:            in std_logic;
    data_out:          out std_logic
);
end FUNC;
```

```
architecture behv of FUNC is
begin
```

```
process(data_in, enable)
begin
    if (enable='1') then
        -- no clock signal here
        data_out <= data_in;
    end if;
end process;
```

```
end behv;
```

JK-FF

د.

T-FF

ج.

simple-latch

ب.

D-FF

الف.

استان:

تعداد سوالات: تستی: ۲۵ تشریحی: ۴  
 زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

نام درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / کد درس: سخت افزار (تجمیع) ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سوال: یک (۱)

۲۲. کد VHDL مربوط به چیست؟

```
entity FUNC_ent is
port(
    x: in std_logic;
    y: in std_logic;
    F: out std_logic
);
end XNOR_ent;

architecture behv1 of FUNC_ent is
begin

    process(x, y)
    begin
        -- compare to truth table
        if (x=y) then
            F <= '0';
        else
            F <= '1';
        end if;
    end process;

end behv1;
```

الف. NOR

ب. XNOR

ج. XOR

د. NAND

۲۳. حافظه ROM را در VHDL چگونه می‌توان تعریف کرد؟

الف. بصورت آرایه ثابت

ب. بصورت آرایه پویا

ج. بصورت ماتریس دو بعدی پویا

۲۴. از زاویه طراحی در سطح انتقال ثبات در هر طرح دیجیتال چه چیزهایی وجود دارد؟

الف. یک واحد کنترل و یک واحد اجرا

ب. یک واحد کنترل و یک واحد انتقال کنترل

ج. یک واحد اجرا و یک واحد انتقال

د. یک واحد کنترل و یک مسیر داده

۲۵. نوع character در VHDL شامل چه نوع کاراکترهایی می‌شود؟

الف. تنها کاراکترهای حروف انگلیسی

ب. کاراکترهای حروف انگلیسی بعلاوه اعداد ۰ تا ۹

ج. هر نوع کاراکتر قابل چاپ

د. کاراکترهای کد اسکی زیر کد ۱۲۸

تعداد سوالات: تستی: ۲۵ تشریحی: ۴

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۰

نام درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی / گذ درس: سخت افزار (تجمیع) ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

گذ سوی سوال: یک (۱)

### سؤالات تشریحی

۱. تأخیر لختی و تأخیر انتقال چیست و چگونه می‌توان در VHDL مدل کرد. ( ۲ نمره )
۲. گیت شناور چیست ؟ در کجا کاربرد دارد ؟ ساختار آن را بکشید. ( ۱ نمره )
۳. المان منطقی LE چیست ؟ با رسم شکل نشان دهید. ( ۱ نمره )
۴. برنامه VHDL یک شمارنده ۴ بیتی را بنویسید. ( ۲ نمره )

نیو گلوبال نیشنز

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

نام درس: طراحی خودکار مدارات دیجیتالی

رشته تحصیلی، گذ درس: سخت افزار (۱۱۱۵۲۱۳)

زمان آزمون: تستی: ۷۰ تشریحی: ۶۰ دقیقه

آزمون نمره منفی دارد ○ ندارد

مجاز است.

استفاده از:

گذ سری سوال: یک (۱)

امام علی<sup>(ع)</sup>: شرافت به خرد و ادب است نه به دارایی و نژاد.

۱. در مورد آرایه منطقی قابل برنامه ریزی ترتیبی (*Sequential PAL*) کدامیک غلط است؟

الف. به جای بافر سه جانبی،  $F.F$  در خروجی دارند.

ب.  $PAL$  هایی هستند که خروجی ثبت شده دارند.

ج.  $F.F$  ها حتی در حالتی که خروجی‌ها غیر فعال هستند هم می‌توانند تغییر کنند.

د. به تمامی  $F.F$  ها، یک سیگنال کلک به نام  $CLK$  وصل شده است.

۲. مهمترین چیزی که باید در مورد دیاگرام منطقی *GAL18V8C* به آن توجه داشت این است که در مقایسه با یک گیت ..... بین خروجی هر ..... و بافر سه حالت خروجی قرار گرفته است.

ب.  $AND - XOR$

الف.  $NAND - OR$

د.  $OR - XOR$

ج.  $OR - NAND$

۳. کدام مورد غلط است؟

الف. در *22V10* جمله ضربی Reset سراسری بوده ولی Preset به بلوکهای نیمه بالایی می‌رود.

ب. هر درشت سلول منطقی خروجی *22V10* می‌تواند به صورت باثبات پیکربندی شود.

ج. هر درشت سلول منطقی خروجی *22V10* می‌تواند به صورت بدون ثبات پیکربندی شود.

د. در *22V10* هر خروجی شامل حداقل 8 جمله ضربی است.

۴. کام خانوارهای سری *FLEX*، از کدام شرکت سازنده هستند؟

ب. *Lattice*

الف. *Xilinx*

د. *Altera*

ج. *AT8T*

۵. کدام شناسه معتبر است؟

د. *inp @ 1*

ج. *Num - N*

ب. *Ali1*

الف. *-in1*

۶. آیا از کاراکتر\_ (زیر خط یا *underline*) در اعداد می‌توان استفاده کرد؟

الف. فقط در ابتدای اعداد نمی‌توان قرار داد.

ب. فقط در انتهای اعداد نمی‌توان قرار داد.

ج. می‌توان استفاده کرد، فقط در ابتدا و انتها نباشد.

د. این امکان وجود ندارد.

تعداد سوالات: تستی: ۲۰ تشریحی: ۵  
زمان آزمون: تستی: ۷۰ تشریحی: ۶۰ دقیقه  
آزمون نمره منفی دارد ○ ندارد

نام درس: طراحی خودکار مدارات دیجیتالی

رشته تحصیلی، گذ درس: سخت افزار (۱۱۱۵۲۱۳)

مجاز است.

استفاده از:

گذ سری سوال: یک (۱)

۷. با توجه به تعریف زیر، ارزش عبارتهاي  $ABC'Value(29)$  و  $ABC'left$  به ترتیب چقدر است؟  
*type ABC is range 20 to 100;*

ب. 19 "49"

الف. 20 "49"

د. 19 "29"

ج. 20 "29"

۸. اولویت کدام عملگر یا عملگرهای دیگر بیشتر است؟

ب.  $,abs , not$

الف.  $abs , not$

د.  $, not$

ج.  $mod , *, abs , nob$

۹. در استفاده از دستور *case* برای پیش‌بینی رخداد سایر حالات، از چه عبارتی استفاده می‌شود؟

ب. *otherwise*

الف. *when others*

د. *for others*

ج. *else*

۱۰. دستور *Null* برای چیست؟

الف. ارسال پوچ به خروجی‌ها

ج. هیچ عملی انجام نشود.

۱۱. برنامه زیر را در نظر بگیرید.

```
procedure addu (a, b:  in word32;
               result:  out word32;
               overflow:  out Boolean ) is
    variable sum: word32;
    variable carry: bit := '0';
begin
  for index in sum'reverse_range loop
    sum(index):=a(index) xor b(index) xor carry;
    carry:=(a(index) and b(index))
           or (carry and (a(index) xor b(index)) );
  end loop;
  result:=sum;
  overflow:=carry = '1';
end procedure addu;
```

در صورتی که *boolian* *Vf* به صورت *word 32* تعریف شده باشد و *PC*، *next-PC* به صورت *boolian* *Vf* تعریف شود، در فراخوانی این زیر برنامه کدام درست است؟

الف. *addu (PC , next-PC , X "0001000F" ,Vf);*

ب. *addu (PC , X "0001000F" ,next -PC ,Vf);*

ج. *addu (PC , Vf . X "01234567" ,Vf);*

د. هیچکدام

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

زمان آزمون: تستی: ۷۰ تشریحی: ۶۰ دقیقه

آزمون نمره منفی دارد ○ ندارد

مجاز است.

نام درس: طراحی خودکار مدارات دیجیتالی

رشته تحصیلی، گذ درس: سخت افزار (۱۱۱۵۲۱۳)

استفاده از:

گذ سری سوال: یک (۱)

۱۲. در برنامه سؤال ۱۱ :

الف. پس از اجرا *overflow* همواره به نشانه اتمام اجرا یک می‌شود.

ب. پس از اجرا *overflow* در صورت عدم سرزیر یک می‌شود.

ج. پس از اجرا در صورت مثبت بودن نتیجه *overflow* صفر می‌شود و الا یک می‌شود.

د. هیچکدام از موارد فوق

۱۳. زیر برنامه سؤال ۱۱ چه عملی انجام می‌دهد؟

الف. جمع با علامت و سرریز دار (دو عدد ۳۲ بیتی)

ب. جمع بدون علامت و سرریزدار (دو عدد ۳۲ بیتی)

ج. جمع با علامت و بدون سرریز (دو عدد ۳۲ بیتی)

د. جمع بدون علامت و بدون سرریز (دو عدد ۳۲ بیتی)

۱۴. تکه برنامه زیر، چه عملی انجام می‌دهد؟

```
process(data_in, enable)
begin
    if (enable='1') then
        --no clock signal here
        data_out <= data_in;
    end if;
end process;
end behv;
```

الف. بافر سه حالته انتقال داده *enalbe ,data-in*

ب. انتقال شرطی داده به خروجی

ج. فلیپ فلاب نوع *D*

د. نگهدار (لจ) نوع *D*

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

زمان آزمون: تستی: ۷۰ تشریحی: ۶۰ دقیقه

آزمون نمره منفی دارد ○ ندارد

مجاز است.

استفاده از:

۱) سری سوال: یک (۱)

نام درس: طراحی خودکار مدارات دیجیتالی

رشته تحصیلی: گذ درس: سخت افزار (۱۱۱۵۲۱۳)

۱۵. اگر  $B, A$  دو سیگنال تک بیتی ورودی باشند، پس از اجرای دستور  $input \leftarrow A \& B;$  اجرای تکه برنامه زیر چه عملی انجام خواهد داد؟

```
library ieee;
use ieee.std_logic_1164.all;
-----
entity AB_FF is
port (clock, A,B , reset:  in std_logic;
      Q, Qbar:  out std_logic);
end AB_FF;
-----
architecture behv of AB_FF is
  -- define the useful signals here
  signal state: std_logic;
  signal input: std_logic_vector(1 downto 0);
begin
  -- combine inputs into vector
  input <= A & B ;
  p: process(clock, reset) is
  begin
    if (reset='1') then
      state <= '0';
    elsif (rising_edge(clock)) then
      -- compare to the truth table
      case (input) is
        when "11" =>
          state <= not state;
        when "10" =>
          state <= '1';
        when "01" =>
          state <= '0';
        when others =>
          null;
      end case;
    end if;
  end process;
  -- concurrent statements
  Q <= state;
  Qbar <= not state;
end behv;
```

ب. شمارنده صعودی ۲ بیتی

د. فلیپ فلاب  $JK$

الف. شمارنده نزولی ۲ بیتی

ج. فلیپ فلاب  $SR$

۱۶. ماشین مور چه نوع ماشین حالتی است؟

الف. ماشین حالتی است که خروج به حالت فعل و تنها یک عددی وابسته است.

ب. ماشین حالتی است که مقدار خروج آن علاوه بر حالت فعلی به مقدار لحظه‌ای حدودی نیز بستگی دارد.

ج. ماشین حالتی است که مقدار خروجی آن فقط وابسته به حالت فعلی بوده و هیچ حدودی در عبارت خروجی دخالت مستقیم ندارد.

د. ماشین حالتی است که مقدار خروج آن هم به حالت فعلی و هم حالت قبلی وابسته است.

تعداد سوالات: تستی: ۲۰ تشریحی: ۵  
زمان آزمون: تستی: ۷۰ تشریحی: ۶۰ دقیقه  
آزمون نمره منفی دارد ○ ندارد ☺

نام درس: طراحی خودکار مدارات دیجیتالی

رشته تحصیلی: گذ درس: سخت افزار (۱۱۱۵۲۱۳)

مجاز است.

استفاده از:

گذ سری سوال: یک (۱)

۱۷. کامیک در مورد ویرایشگر گرافیکی در محیط *Max+Plus II* صادق است؟

الف. فقط فایلهای *Sym*, *gdf* را پشتیبانی می‌کند.

ب. فایلهای شماتیک برنامه *protel* را هم پشتیبانی می‌کند.

ج. فایلهای شماتیک برنامه *orcad* را هم پشتیبانی می‌کند.

د. فایلهای *PDF* را نیز پشتیبانی می‌کند.

۱۸. پسوند فایلهای ویرایشگر شکل موج (در مجموعه *MAX + PLUSII*) چیست؟

د. *.we*

ج. *.wfm*

ب. *.wav*

الف. *.wdf*

۱۹. در مورد *fitter* کدام گزینه نادرست است؟

الف. هر بخشی از کامپایل را روی چند تراشه جایگذاری می‌کند.

ب. عمل جایگذاری و مسیردهی را انجام می‌دهد.

ج. اطلاعات مربوط به میزان استفاده و محل پایه‌ها را هم گزارش می‌دهد.

د. فایل گزارش با پسوند *rpt*. ارائه می‌دهد.

۲۰. برنامه *Max + PlusII* مربوط به کامیک از سازندهای زیر است؟

د. *ORCAD*

ج. *ACTEL*

ب. *ALTERA*


الف. *Xilinx*

### «سؤالات تشریحی»

۱. ده مورد از مزایای استفاده از مدارات برنامه‌پذیر را فقط نام ببرید. (۱ نمره)

۲. چهار مورد انواع سوئیچ مبتنی بر *SRAM* را نام برد و به اختصار توضیح دهید. (۱ نمره)

۳. ماشین حالت زیر را به صورت کامل با زبان *VHDL* پیاده‌سازی نمایید. (۲ نمره)



۴. یک *RAM* با گذرگاه داده ورودی / خروجی (دوطرفه) به زبان *VHDL* طراحی کنید (۱ نمره)

۵. اتصال بس یک بعدی به بس چند بعدی را شرح دهید. (۱ نمره)

نیو گلوبال سیکانڈ فون

تعداد سوالات: تستی: ۲۵ تشریحی: ۴  
 زمان آزمون: تستی: ۷۵ تشریحی: ۶۰ دقیقه  
 آزمون نمره منفی دارد

نام درس: طراحی خودکار مدارهای دیجیتال  
 رشته تحصیلی و کد درس: سخت افزار - ۱۱۱۵۲۱۳

مجاز است. — استفاده از: — کد سری سوال: یک (۱)

امام علی<sup>(ع)</sup>: برتری مردم به یکدیگر، به دانشها و خردهایش؛ نه به ثروت‌ها و تبارها.

۱- کدام گزینه در مورد **CPLD** و **FPGA** صحیح می‌باشد؟

الف) **CPLD** ها عموماً مبتنی بر **RAM** برنامه‌ریزی می‌شوند.

ب) **CPLD** ها در حالت کلی تاخیر انتشار بیشتری نسبت به **FPGA** دارند.

ج) **CPLD** ها، بر خلاف **FPGA** ها، عموماً دارای منابع مخصوصی جهت طراحی شمارنده‌ها و توابع محاسباتی خاص می‌باشند.

د) **CPLD** ها بطور نسبی تعداد بلوک و گیت کمتری نسبت به **FPGA** دارند.

۲- کدامیک از قطعات زیر در کارخانه سازنده برنامه‌ریزی می‌شود؟

MPGA (د) EPLD (ج) CPLD (ب) FPGA (الف)

۳- کدام بخش از یک برنامه **VHDL** لیست سیگنال‌های ورودی و خروجی سیستم تحت طراحی را مشخص می‌کند؟

procedure (د) process (ج) architecture (ب) entity (الف)

۴- کدام گزینه در مورد زبان **VHDL** درست نمی‌باشد؟

الف) در **VHDL** امکان مدل کردن تاخیر دروازه‌های منطقی وجود دارد.

ب) **VHDL** رسانی حساس به نوع حروف (کوچک و بزرگ) است.

ج) **VHDL** به شدت به نوع داده‌ها حساس است.

د) در صورتی که در انتساب سیگنال تاخیر ذکر نشود شبیه ساز **VHDL** یک تاخیر دلتا در نظر می‌گیرد.

۵- گذرگاه داده در یک ریزپردازنده برای ارسال و دریافت داده استفاده می‌شود. اگر بخواهیم یک ریزپردازنده را در **VHDL**

توصیف کنیم **mode** گذرگاه داده باید چگونه تعریف شود؟

inout (د) buffer (ج) out (ب) in (الف)

تعداد سوالات: تستی: ۲۵ تشریحی: ۴

زمان آزمون: تستی: ۷۵ تشریحی: ۶۰ دقیقه

آزمون نمره منفی دارد ○ ندارد

نام درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی و گذ درس: سخت افزار - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

۶- کدام گزینه در مورد سیگنالها و متغیرها در VHDL صحیح نمیباشد؟

الف) انتساب به سیگنالها دارای زمان بندی است ولی انتساب به متغیرها فوری صورت میپذیرد.

ب) انتساب به سیگنال با عملگر  $=>$  و انتساب به متغیر با عملگر  $=:$  صورت میگیرد.

ج) متغیر را میتوان در داخل یک پردازه (process) تعریف کرد ولی نه در قسمت اعلانی یک architecture

د) سیگنال را میتوان در داخل یک پردازه (process) تعریف کرد ولی نه در قسمت اعلانی یک architecture

۷- کدام یک از نوع داده‌های زیر در بسته ieee std\_logic\_1164 از کتابخانه ieee تعریف شده است؟

time(د) integer(ج) bit\_vector(ب) std\_ulogic(الف)

۸- کدام یک از نوع داده‌های زیر نوع داده فیزیکی (physical) میباشد؟

bit(د) string(ج) integer(ب) time(الف)

۹- نوع داده std\_ulogic در واقع یک نوع داده ..... میباشد.

الف) ممیز شناور (enumerated) (ب) شمارشی (composite)

ج) فیزیکی (composite) (د) مرکب

۱۰- اگر داشته باشیم: myarray'ascending type myarray is array(7 downto 0) of bit . چه

برمیگرداند؟

0(د) 7(ج) false(ب) true(الف)

۱۱- توسط کدام عملگر میتوان دو بردار را بهم چسباند؟

\*\*(د) / (ج) + (ب) &amp; (الف)

۱۲- کدام خصیصه (attribute) زمان سپری شده از آخرین رخداد را بر میگرداند؟

'last\_active(د) 'last\_event(ج) 'active(ب) 'event(الف)

۱۳- 'stable چه چیز را برمیگرداند؟

boolean(ب) مقداری از نوع bit(الف) سیگنالی از نوع

د) سیگنالی از نوع سیگنال اولیه time(ج) مقداری از نوع

تعداد سوالات: تستی: ۲۵ تشریحی: ۴  
 زمان آزمون: تستی: ۷۵ تشریحی: ۶۰ دقیقه  
 آزمون نمره منفی دارد ○ ندارد

نام درس: طراحی خود کار مدارهای دیجیتال  
 رشته تحصیلی و کد درس: سخت افزار - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

۱۴- اگر نوع داده‌ی a و x و y از نوع bit type bit is ('0', '1'); تعریف شده است، اگر

$a <= (x <= y)$  باشد پس از اجرای عبارت زیر مقدار a، چه خواهد بود؟;

TRUE

FALSE

ب) '1'

الف) '0'

۱۵- برای آشکارسازی لبه‌ی بالا رونده بر روی یک سیگنال مثل clk از کدامیک از عبارات زیر می‌توان استفاده کرد؟

clk'event and clk='1'

clk'event and clk='0'

clk' active and clk='1'

clk'active and clk='0'

۱۶- اگر داشته باشیم : variable A:bit\_vector := "100110" پس از اجرای دستور 2 srl A مقدار داخل A برابر خواهد

بود با:

110010

111001

000110

001001

۱۷- توصیف رفتار یک سیستم با استفاده از دستورات همروند (concurrent) چه نامیده می‌شود؟

ب) توصیف جریان داده

الف) توصیف الگوریتمی

د) توصیف رفتاری

ج) توصیف ساختاری

۱۸- کدام یک از دستورات شرطی زیر، همروند (concurrent) است؟

ب) دستور case

الف) if-then-else

د) هرسه

ج) دستور when-else

۱۹- به ازای کدام دستور زیر تمام تغییرات سیگنال a بدون حذف هیچ پالسی و با تاخیر 20ns حتماً به سیگنال b منتقل می‌شود؟

b<=inertial AFTER 20NS;

الف) b<=a AFTER 20NS;

د) هرسه

ج) b<=TRANSPORT a AFTER 20NS;

تعداد سوالات: تستی: ۲۵ تشریحی: ۴  
 زمان آزمون: تستی: ۷۵ تشریحی: ۶۰ دقیقه  
 آزمون نمره منفی دارد ○ ندارد

نام درس: طراحی خودکار مدارهای دیجیتال  
 رشته تحصیلی و کد درس: سخت افزار - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

۲۰- کدام عبارت می‌تواند در قطعه کد زیر به جای نقطه چین قرار گیرد؟

**entity example is**

```

..... (delay:time:= 10 ns);
port (a,b: in Std_logic ;
      c: out Std_logic);
end ;

```

architecture(ب)

generic(الف)

procedure(د)

process(ج)

۲۱- قطعه کد زیر در کدام ساختار VHDL می‌تواند استفاده شود؟

```

if a>b then
  return a;
else
  return b;
end if;

```

generic(ب)

process(الف)

procedure(د)

function(ج)

۲۲- کدام گزینه در مورد یک پردازه (process) صحیح می‌باشد؟

الف) عدم تغییر مقدار هریک از سیگنالهای موجود در داخل پردازه موجب اجرای آن پردازه می‌شود.

ب) اگر پردازه‌ای دارای لیست حساسیت باشد نمی‌توان در آن از دستور wait استفاده کرد.

ج) اجرای دستورهای داخل یک پردازه، به صورت همزمان انجام می‌پذیرد.

د) در یک پردازه نمی‌توان به سیگنالها مقدار داد ولی می‌توان مقدار آنها را خواند

تعداد سوالات: تستی: ۲۵ تشریحی: ۴  
 زمان آزمون: تستی: ۷۵ تشریحی: ۶۰ دقیقه  
 آزمون نمره منفی دارد ○ ندارد

نام درس: طراحی خودکار مدارهای دیجیتال  
 رشته تحصیلی و کد درس: سخت افزار - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

۲۳- قطعه کد زیر توصیف چه قطعه‌ی منطقی می‌تواند باشد؟

architecture dataflow of xmodule is  
begin

```
f <= w0 WHEN s="00" else
w1 WHEN s="01" else
```

```
w2 WHEN s="10" else
w3 WHEN s="11" else
"ZZ";
```

END dataflow ;

- الف) مالتی پلکسر      ب) دیکدر      ج) انکدر      د) دی مالتی پلکسر

۲۴- قطعه کد زیر معرف چه قطعه سخت‌افزاری می‌تواند باشد (q خروجی مدار است)؟

architecture behavioral of xmodule is

```
signal qt :STD_LOGIC_VECTOR(7 downto 0);
```

begin

process(clk)

begin

```
if (clk='0'and clk'event) then
```

```
qt<=qt(6 to 0)&din;
```

end if;

end process;

q<=qt;

end behavioral;

- الف) شمارنده بالا شمار

- ب) شمارنده پایین شمار

- ج) ثبات انتقالی با قابلیت انتقال به چپ

- د) ثبات انتقالی با قابلیت انتقال به راست

تعداد سوالات: تستی: ۲۵ تشریحی: ۴  
 زمان آزمون: تستی: ۷۵ تشریحی: ۶۰ دقیقه  
 آزمون نمره منفی دارد ○

نام درس: طراحی خودکار مدارهای دیجیتال  
 رشته تحصیلی و کد درس: سخت افزار - ۱۱۱۵۲۱۳  
 —

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

۲- حاصل عبارت  $\text{rem } 4 \text{ mod } 4$  در VHDL کدام است؟

د) ۳


ج) ۳

ب) ۲

الف) ۲

### سوالات تشریحی


- (۱) چهار مورد از موارد کاربرد FPGA را بیان کنید. (۱ نمره)
- (۲) شکل موج سیگنال A در زیر داده شده است. شکل موجهای B1 و B2 را بر اساس تعریف زیر ترسیم کنید. (۱/۵ نمره)



B1<=A after 10ns;

B2<= transport A after 10ns;

- (۳) برنامه ای در VHDL بنویسید که یک مدل ساختاری (Structural) از مدار زیر را ارائه کند



فرض کنید شما از سه قطعه nand\_3, nand\_2, inverter با ایترفیسها زیر در کتابخانه work و با architecture rtl می توانید استفاده کنید: (۲ نمره)

ENTITY inverter IS

PORT (a: IN STD\_LOGIC; b: OUT STD\_LOGIC);

END inverter;

ENTITY nand\_2 IS

PORT (a, b: IN STD\_LOGIC; c: OUT STD\_LOGIC);

END nand\_2;

ENTITY nand\_3 IS

PORT (a, b, c: IN STD\_LOGIC; d: OUT STD\_LOGIC);

END nand\_3;

- (۴) با استفاده از VHDL رفتاری برنامه‌ای برای توصیف یک فلیپ فlap D حساس به لبه بالارونده بنویسید. از نوع داده std\_logic استفاده کنید. (۱/۵ نمره)

نیو گلوبال سٹاک اسٹریٹجیز

\* **دانشجوی گرامی:** لطفاً، گزینه ۱ را در قسمت کد سری سوال برگه پاسخنامه خود، علامت بزنید. بدیهی است، مسئولیت این امر بر عهده شما خواهد بود.

\*\***این آزمون نمره منفی ندارد.**

۱. در مورد مدارات برنامه پذیر کدام گزینه غلط می باشد؟

- الف. تست مدار آسانتر می شود.
- ب. امکان شبیه سازی وجود ندارد.
- ج. قابلیت برنامه ریزی وجود دارد ولی هزینه آن از ASIC زیاد است.
- د. گزینه های ب و ج

۲. کدام گزینه صحیح نیست؟

الف. PROM مناسب ترین انتخاب برای پیاده سازی حافظه در کاربردهای میکروپروسسوری است.

ب. در سیستم های میکروپروسسوری خیلی بزرگ از PROM به عنوان حافظه برنامه استفاده می شود.

ج. PROM بطور خاصی تنها یک بار قابل برنامه ریزی است، یعنی OTP است.

د. EPROM قابلیت برنامه ریزی مجدد را دارد.

۳. کدام گزینه در مورد تراشه PAL16L8 غلط است؟

الف. بین دروازه OR و خروجی سه معکوس کننده وجود دارد.

ب. هر خروجی یک کنترل خروجی سه حالت مخصوص به خود دارد.

ج. تعدادی از خروجی ها می توانند به عنوان ورودی نیز استفاده شوند.

د. اگر یک جمله ضرب در دو دروازه OR مورد نیاز باشد باید دوبار ایجاد شود.

۴. گزینه غلط کدام است؟

الف. SPLD ها می توانند جایگزین حداقل 200 گیت NAND شوند.

ب. PLD های دو قطبی نسبت به PLD های CMOS مصرف کمتری دارند.

ج. EPLD می تواند به صورت الکترونیکی یا با قرار گرفتن در معرض نور ماورای بنفش پاک شود.

د. EPLD از ترانزیستورهای MOS با گیت شناور استفاده می کند.

۵. کدام گزینه صحیح است؟

الف. FPGA نسبت به MPGA انعطاف پذیرتر بوده و برای تولید با تعداد کم نیز مقرر به صرفه تر است.

ب. سرعت MPGA کمتر از FPGA است.

ج. چگالی منطقی FPGA بیشتر از MPGA است.

د. گزینه های الف و ب.

۶. با کدام روش سوئیچ های برنامه ریزی ساخته می شوند؟

الف. با استفاده از فیوز.

ب. با استفاده از آنتی فیوز.

ج. یکسری ترانزیستور که بوسیله EPROM کنترل می شود.

د. همه موارد.

۷. کدام گزینه جزء حالت های برنامه ریزی PFU نیست؟

الف. بصورت سه عدد 3-LUT

ب. بصورت چهار عدد 4-LUT

ج. بصورت دو عدد 5-LUT

د. بصورت یک عدد 6-LUT

۸. کدام گزینه غلط است؟

الف. یک FPGA از تعداد زیادی CLB تشکیل شده است.

ب. مهمترین عناصر قابل برنامه ریزی CLB ها مولدهای تابع منطقی هستند.

ج. در هر CLB دو مولد به نام های F و E وجود دارد.

د. گزینه های الف و ب.

۹. کدام گزینه صحیح نیست؟

الف. VHDL امکان مدل کردن تأخیر دروازه ها را فراهم می آورد.

ب. به منظور بررسی نتایج وارزیابی آن شبیه سازی طرح انجام میگردد.

ج. جهت تبادل و انتقال طرح بین طراحان مستند سازی انجام می شود.

د. رعایت ترتیب نوشتن دستورات در زبان VHDL همواره الزامی است.

۱۰. گزینه صحیح کدام است؟

الف. زمان بندی رخدادها در VHDL قابل انجام نیست.

ب. توصیف رفتاری، عملکرد مدار را بیان می کند.

ج. توصیف ساختاری، شامل مولفه های تشکیل دهنده و ارتباط بین آنها می باشد.

د. گزینه های ب و ج.

۱۱. پاسخ صحیح کدام گزینه است؟

الف. در زبان VHDL یک سیگنال خروجی را نمی توان به عنوان یک سیگنال داخلی استفاده کرد.

ب. مدلسازی ساختاری امکان طراحی سلسله مراتبی را فراهم نمی کند.

ج. روش طراحی سلسله مراتبی در طرحهایی که با تکرار قابل گسترش اند کاربرد ندارد.

د. گزینه الف و ج.

۱۲. کدام گزینه در مورد برطرف کردن محدودیت های نام گذاری شناسه های اصلی در VHDL صحیح نیست؟

الف. تمام شناسه های گسترش یافته بین دو علامت ' ' قرار می گیرند.

ب. یک شناسه گسترش یافته به حروف بزرگ و کوچک حساس نیست.

ج. استفاده از کلمات رزرو شده و شناسه های اصلی در شناسه های گسترش یافته مجاز است و به عنوان یک شناسه متفاوت در نظر گرفته می شود.  
 د. همه گزینه ها.

۱۳. گزینه صحیح کدام است؟

الف. یک فایل، یک کلاس از شیئی است که برای ذخیره داده ها استفاده می شود.

ب. برای کار با فایل ها دو عمل open و close وجود دارد.

ج. پروسیجر شامل مجموعه ای از دستورات جهت محاسبه یک مقدار است.

د. گزینه های ب و ج

۱۴. در زبان VHDL کدام گزینه غلط است؟

الف. امکان مدل کردن تأخیرهای لختی و انتقال وجود دارد.

ب. برای مدل کردن تأخیر خطوط سیمی در بردها از تأخیر لختی (ایرسی) استفاده می شود.

ج. با در نظر گرفتن تأخیر دلتا ترتیب ارزیابی ها در نتایج شبیه سازی بی تأثیر خواهد شد.

د. با استفاده از دستور Generic می توان مدارات پارامتری ایجاد نمود.

۱۵. در زبان VHDL کدام گزینه صحیح است؟

الف. مدلسازی رفتاری به دو شکل امکان پذیر است. یکی با دستورات ترتیبی و دیگری با دستورات همروند.

ب. در مدلسازی ساختاری، مدار بر اساس اتصال بین مولفه های آن توصیف می شود.

ج. برای توصیفی گوریتمی سیستم های پیچیده از دستورات همروند استفاده می شود.

د. گزینه های الف و ب.

۱۶. پاسخ صحیح کدام گزینه است؟

الف. دستور Basic Loop شرط تکرار ندارد و بطور پیوسته اجرا می شود تا به یک دستور exit یا next برسد.

ب. دستور While Loop برای اجرای مکرر تعدادی دستور العمل متوالی استفاده می گردد.

ج. دستور Loop شرط تکرار را بررسی می کند، اگر شرط درست بود حلقه تکرار می شود.

د. همه گزینه ها.

۱۷. بخش architecture برنامه ریز توصیف چه دروازه‌ی منطقی را ارائه می کند؟

Process (x , y )

begin

If (x= '0' and y= '0') then

F <= '1';

else

F <= '0';

end if;

end process;

د. هیچکدام

ج. Not

ب. OR

الف. NAND

۱۸. کدام گزینه معادل بخش architecture زیر می باشد؟

architecture behv1

begin

Process(x,y)

begin

If (x/=y) then

F <= '0';

else

F <= '1';

end if;

end process

end behv1;

ب. architecture behv3

begin

F <= x nor y;

end behv2;

الف. architecture behv2

begin

F <= x xor y;

end behv3;

د. architecture behv5

Begin

F <= x AND Y;

End behv5;

ج. architecture behv4

Begin

F <= x xnor y;

End behv4;

۱۹. کد زیر کدام گزینه را بصورت رفتاری مدل می کند؟

entity test1 is

prot(d \_ in: in std\_ logic\_ vector (7 downto 0);  
 pn: in std\_ logic;

    d\_ out: std\_ logic\_ vector (7 downto 0));

end test1;

architecture behavior of test1 is

begin

    Process (d\_ in, en)

begin

        if en= '1' then

            d\_ out <= d\_ in;

        else

            d\_ out <= "zzzzzzzz" ;

        endif;

    end process;

end behavior;

د. دیکدر

ج. بافر سه حالته

ب. مالتی پلکسر

الف. دی مالتی پلکسر

تعداد سوال: تستی: ۳۰ تکمیلی: ۵  
 زمان آزمون (دقیقه): تستی و تکمیلی: ۴۵ شریعی: ۶۰

نام لرنس: طراحی خودکار مدارهای دیجیتال  
 رشت نصیبی-گلپیش: مهندسی سخت افزار

کد لرنس: ۱۱۱۵۲۱۳

۲۰- گزینه صحیح برای پرسه زیر کدام است؟

```
process (a,b)
begin
if (A<B) then
    less <= '1';
    equal <= '0';
grater <= '0';
else
    less <= '0';
    equal <= '0';
    greater <= '1';
end if;
end process;
```

الف. کلیه حالات مقایسه A و B را شامل می شود.

ب. نامساوی بودن A و B را مشخص می کند.

ج. در برخی از حالات مقایسه A و B پاسخ غلط به خروجی ارسال می گردد

د. هیچکدام.

۲۱. کدام گزینه غلط است؟

الف. در مدارهای ترکیبی علاوه بر سیگنال‌های ورودی و خروجی، سیگنال کلاک و احیاناً یک سری سیگنال‌های کنترلی دیگر مانند `reset` وجود دارد.

ب. سیگنال کنترولی می‌تواند فعال صفر یا فعال یک باشد.

ج. فلیپ فلاب‌ها، شیفترا و شمارنده‌ها از مدارهای ترتیبی هستند.

د. ماشین حالت در دو نوع میلی و مور می‌تواند وجود داشته باشد.

۲۲. قطعه برنامه زیرچه گیتی را توصیف می‌کند

```
signal state: std_logic;
signal input: std_logic_vector(1 downto 0begin);
input<= a & b;
p: process (clock ,reset)is
begin
    if(reset='1')then;
        state <='0';
    elsif (rising _ edge (clock)) then
        case(input)is
            when"11"=>
                state <= not state;
            when "10"=>
                state <= '1';
            when "01"=>
                state <= '0';
            when others =>
                null;
        end case;
    end if;
end process;
Q <= state;
Qbar <= not state;
```

د. فلیپ فلاب J-K

ج. ثبات دو بیتی

ب. شمارنده دو بیتی

الف. فلیپ فلاب R-S

۲۲- قطعه برنامه زیر بیانگر کدام گزینه میباشد؟

BEGIN

```
Process (Enable , Read , Addr)
Begin
    If Enable = '1' then
        if ( Read = '1' ) then
            Data <= memory (addr) ;
            else Data <= "zzzzzzzz" ;
                end if ;
            else Data <= "zzzzzzzz" ;
                end if ;
        end process ;
```

ب. RAM دو درگاهه ۴×۴

د. RAM با ورودی خروجی مجزا

الف. RAM با گذرگاه ورودی / خروجی دو طرفه

ج. حافظه فقط خواندنی

۲۲. کدام گزینه صحیح نیست؟

الف. رجیستر PC و IR توسط واحد کنترل در واکشی و کد گشایی دستورات بکار میروند.

ب. واحد کنترل ریزپردازنده وظیفه اعمال منطقی را بر عهده دارد.

ج. بخش کنترل (Control Unit) تولیدکننده سیگنال های کنترلی تمام اجزای ریزپردازنده است.

د. وظیفه ثبات IR نگهداری کد دستور العمل هاست.

۲۵. قطعه برنامه زیر توصیف کننده کدام گزینه است؟

Process( I0 ,I1 ,I2 , I3, sel )

```
begin
    case sel is
    when "00" =>Q <= I0 ;
    when "01" =>Q <= I1;
    when "10" => Q <= I2;
    when "11" => Q <= I3;
    when others =>
        end case;
    end process ;
```

د. مالتی پلکسر

ج. انکدر

ب. دیکدر

الف. دی مالتی پلکسر

۲۶. در مورد نرم افزار MAX + PLUS کدام گزینه صحیح نیست؟

الف. شامل مجموعه ای از نرم افزارهای کاربردی برای طراحی خودکار مدارهای دیجیتال می باشد.

ب. فقط زبان های Verilog، VHDL را پشتیبانی می کند.

ج. امکان وارد نمودن طرح به صورت شماتیک میسر است.

د. دارای ویرایشگر شکل موج است که می تواند بردارهای تست را وارد نموده و نتایج شبیه سازی را فراهم کند.

۲۷. کدام گزینه در مورد اجزاو ابزارهای کامپایلر صحیح نیست؟

الف. Fitter عمل جایگذاری و مسیردهی را انجام می دهد. اطلاعات مربوط به میزان استفاده و محل پایه ها در فایلی با پسوند rpt ذخیره می شود.

ب. Database Builder : ترکیب اطلاعات همه فایل ها در یک پایگاه داده جهت دسترسی سریع به اطلاعات برای مراحل بعدی.

ج. Partitioner : تقسیم بندی طرح خیلی بزرگ که در یک تراشه جا نشود.

د. Timing Analyzer تولید اطلاعات برنامه ریزی تراشه را به عهده دارد و آنها را در یک یا چند فایل با پسوند pof قرار می دهد.

۲۸. کدام گزینه غلط است؟

الف. در طراحی شماتیک با دو بار کلیک بر روی عناصر اولیه که قبلاً توصیف شده باشد می توان کد VHDL آن را مشاهده و ویرایش نمود.

ب. برای طرح شماتیک مدار، می توان یک سمبول ایجاد نمود

ج. می توان از یک سمبول ایجاد شده در سطوح بالاتر طراحی شماتیک، استفاده نمود

د. اگر فایل اصلی که بیان کننده طرح در بالاترین سطح می باشد، به عنوان پروژه جاری تعیین شود، از طریق آن به زیر طرح ها نیز می توان دسترسی داشت

۲۹. کدام گزینه غلط است؟

الف. درشت تابع هاتوابعی با خصوصیات از پیش تعریف شده و ثابت هستند

ب. کتابخانه پیمانه های پارامتری (LMP) شامل توابع مختلفی هستند که با ارائه پارامترهای مختلف امکان سفارشی نمودن شان میسر است

ج. استفاده از پیمانه های پارامتری باعث انجام موثرتر عملیات سنتز و پیاده سازی در تراشه می شود ولی سرعت طراحی را به شدت پائین می آورد

د. برای هر یک از پیمانه های پارامتری، یک تعریف مولفه که در زبان VHDL پشتیبانی می شود وجود دارد

۳۰. کدام گزینه غلط است

الف. عملگرهای یکانی "+" و "-" برای مشخص کردن علامت اعداد بکار می رود

ب. در عملگر شیفت تعداد شیفت نمی تواند یک عدد صحیح منفی باشد

ج. عملگر جمع برای انجام عملیات محاسبه ای (جمع و تفریق) روی هر نوع عملوند عددی بکار می رود

د. عملگرهای توان و قدر مطلق برای انواع عددی بکار می رود و عملگر not برای انواع بیتی و بولی استفاده می شود.

تعداد سوال: تستی: ۳۰ تکمیلی: — تشریفی: ۵

زمان آزمون (دقیقه): تستی و تکمیلی: ۴۵ تشریفی: ۶۰

نام لرنس: طراحی خودکار مدارهای دیجیتال

رشته نصیبی-گرایش: مهندسی سخت افزار

کد لرنس: ۱۱۱۵۲۱۳

### سوالات تشریحی

۱. برنامه‌ای برای توصیف یک ALU ساده بنویسید که چهار عمل جمع، تفریق به روش مکمل دو، AND و OR را روی دو بیت a و b انجام می‌دهد و با دو بیت کنترل نوع عمل مشخص می‌گردد. (۱/۵ نمره)
۲. کد VHDL برای یک RAM بنویسید که با ورودی و خروجی مجزا و دارای ۱۶ کلمه ۸ بیتی باشد. (۱ نمره)
۳. یک پروسیجر برای جمع دو عدد ۳۲ بیتی بنویسید. (۱ نمره)
۴. هشت مورد از ابزارهای نرم افزار MAX+PLUSII را فقط نام ببرید. (۱ نمره)
۵. شکل مداری یک PLA (آرایه منطقی قابل برنامه ریزی) بصورت یک مدار دو سطحی AND - OR با چهار خط ورودی و سه خط خروجی رسم نمایید و فیوزبیت ها را طوری در نظر بگیرید (الگوی برنامه ریزی) تا سه تابع O3,O2,O1 زیر محقق شود. فیوز بیتهاست استفاده شده را در شکل معین کنید. (۱/۵ نمره)

$$O_1 = L_1 \cdot L_2 + L_1' \cdot L_3' \cdot L_4'$$

$$O_2 = L_1 \cdot L_3' + L_1' \cdot L_3 \cdot L_4 + L_2$$

$$O_3 = L_1 \cdot L_2 + L_1 \cdot L_3' + L_1' \cdot L_3 \cdot L_4'$$

## کلید تشریحی

## بانک سوال

پاسخ سوالات تشریحی درس طراحی خودکار مدارها و رکھاں رشته کامپیوٹر - سنت لارنس

محترم عالیه مستقیم

۱۱۱۸۲۱۲

توضیح طرح سوال

سال تحصیلی ۸۷/۸۸ نیالاً اول ○ نیالاً دوم ۷ نمبر تکمیلی - ۸ نمبر تکمیلی

۱ - صفحه ۱۹۱ از تاب نظری - (۱۵ نمره)

۲ - صفحه ۲۱۰ از تاب نظری - (۱ نمره)

۳ - صفحه ۱۷۶ از تاب نظری - (۱ نمره)

۴ - صفحه ۲۰۹ الی ۲۳۳ از تاب نظری - ۱ مرد از ۹ مرد (۱ نمره)

۱) ناچاری نرم افزاری (Hierarchy Display)

(Text Editor)

۲) ناچاری نرم افزاری (Graphic Editor)

۳) ناچاری نرم افزاری (Waveform Editor)

۴) ناچاری نرم افزاری (Symbol Editor)

۵) ناچاری نرم افزاری (Floorplain Editor)

۶) ناچاری نرم افزاری (Compiler)

۷) ناچاری نرم افزاری (Simulator)

۸) ناچاری نرم افزاری (Timing Analyzer)

توضیح: نقطه کوچک از نایس ۵ لاین در مرید کفایت می کند.

۹) ناچاری نرم افزاری (5 نمره)

مجموع: ۲ نمره