



پیام نوریها

public channel



✓ کانال پیام نوریها در سال 95 با هدف تهیه جزوات و نمونه سوالات افتتاح و از همان ابتدای تاسیس کوشیده است با تکیه بر تلاش بی وقفه، کارگروهی و فعالیت های بدون چشمداشت کاربران متمایز خود، قدمی کوچک در راه پیشرفت ارائه خدمات به دانشجویان این مرز و بوم بردارد.

@Payamnorria

telegram.me/Payamnorria

رایگان است و همیشه رایگان میماند



اطلاع از اخبار و دانلود جزوات و نمونه سوالات

[برای ورود به کانال تلگرامی پیام نوریها کلیک کنید](#)

" کانال و خانواده تلگرامی پیام نوریها "

با عضویت در کانال و به آرشیو زیر دسترسی پیدا کنید

✓ تمام نمونه سوالات به روز تا آخرین دوره

✓ جزوات درسی

✓ بیش از ۱۰۰ فلش کارت درس

✓ اخبار به روز پیام نور

✓ فیلم و فایل آموزشی اختصاصی

✓ انجام انتخاب واحد و حذف و اضافه

✓ پاسخگویی به سوالات دانشجویان

✓ معرفی گروه و انجمن های پیام نوری

✓ طنز و توییت دانشجویی

به یکی از بزرگترین کانال های پیام نوری بپیوندید

[برای ورود به کانال تلگرامی پیام نوریها کلیک کنید](#)

98-99-3



تعداد سوالات: تستی: ۰ تشریحی: ۷

زمان آزمون (دقیقه): تستی: ۰ تشریحی: ۱۲۰


سری سوال: یک ۱

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱.۷۱ شماره

۱- شکل زیر بیانگر کدام نوع رجیستر می باشد؟ عملکرد آن را توضیح دهید.



۱.۷۱ شماره


۲- مفهوم CMOS مکمل را با رسم دیاگرام و توضیح شبکه های PDN و PUN شرح داده، نکات مهم در طراحی شبکه های PDN و PUN را ذکر کنید.

۱.۷۱ شماره

۳- تلفات ناشی از جریان مستقیم را در یک وارونگر CMOS با رسم شکل مدار و شکل سیگنال های ولتاژ ورودی و جریان عبوری از ترانزیستورها را بر حسب زمان، توضیح دهید. (روابط مربوط به انرژی تلف شده در هر سیکل و متوسط تلفات توان را بنویسید)

۱.۷۱ شماره

۴- در شکل زیر تاخیر المور را حساب کنید.



۱.۷۱ شماره

۵- روند کوچک شدن کامل و کلی برای ترانزیستورهای کانال-کوتاه در پارامترهای زیر را بنویسید.

$$W/L, I_{sat}, P, C_{ox}, V_T, V_{DD}$$

۱.۷۱ شماره

۶- روند کلی یک فرایند CMOS را به ترتیب با رسم بلوک دیاگرام توضیح دهید.

۱.۷۴ شماره

۷- فرض کنید که قطر یک ویفر 12 اینچ باشد و مساحت تراشه $2.5cm^2$ و $\alpha = 3$ و چگالی خرابی cm^2 / باشد. درصد سالم این فرایند CMOS را تعیین کنید.

تعداد سوالات : تستی : ۰ تشریحی : ۷

زمان آزمون (دقیقه) : تستی : ۰ تشریحی : ۱۲۰

سری سوال : یک ۱

عنوان درس : (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس : مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱- صفحات ۳۳۵ و ۳۳۶ کتاب درسی

۱.۷۱ نمره

۲- صفحات ۲۳۴ و ۲۳۵ و ۲۳۶ کتاب درسی

۱.۷۱ نمره

۳- صفحه ۲۱۹ و ۲۲۰ کتاب درسی

۱.۷۱ نمره

۴- صفحه ۱۶۱ کتاب درسی

۱.۷۱ نمره

۵- صفحه ۱۳۲ کتاب درسی

۱.۷۱ نمره

۶- صفحه ۵۹ کتاب درسی

۱.۷۱ نمره

۷- صفحه ۳۵ کتاب درسی

۱.۷۴ نمره

SoalatPNU.ir
مستقیماً از سایت ما خرید کنید

98-99-1



تعداد سوالات: تستی: ۰ تشریحی: ۷

زمان آزمون (دقیقه): تستی: ۰ تشریحی: ۱۲۰


سری سوال: یک ۱

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

استفاده از ماشین حساب مهندسی مجاز است

- ۱- شکل زیر مثالی از مشخصه تبدیل یک دریچه واقعی ولی قدیمی را نشان می دهد. مقادیر پارامترهای DC را از بررسی منحنی بدست آورید. حاشیه های نویز را محاسبه نمایید و در مورد ایده آل بودن و سویینگ ولتاژ بحث کنید.



- ۲- الف) مواد رایج سازنده بسته در بسته بندی مدارات مجتمع نام برده و مقایسه نمایید.
ب) در روش مرسوم بسته بندی از چند مرحله اتصال استفاده می شود؟ مختصراً توضیح دهید.
- ۳- یک ترانزیستور MOS با پارامترهای زیر در نظر بگیرید:

$$t_{ox} = 6nm, L = 0.24\mu m, W = 0.36\mu m, L_D = L_S = 0.625\mu m,$$

$$C_o = 3 * 10^{-10} F / m, C_{jo} = 2 * 10^{-3} F / m^2,$$

$$C_{jsw} = 2.75 * 10^{-10} F / m$$

مقدار همه خازن های موجود را در حالت بایاس صفر بدست آورید.

تعداد سوالات: تستی: ۰ تشریحی: ۷

زمان آزمون (دقیقه): تستی: ۰ تشریحی: ۱۲۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱.۷۱ نمره

۴- اثر امپدانس پایان خط بر رفتار خط انتقال را در حالات مختلف بررسی نمایید. (اتصال کوتاه، اتصال باز، اتصال همسان)

رفتار گذرای یک خط انتقال را در حالات زیر بررسی نمایید: (همراه با رسم شکل پاسخ گذرای خط انتقال)

$$\text{الف- } Z_S = 5Z_0$$

$$\text{ب- } Z_S = Z_0 / 5$$

$$\text{ج- } Z_S = Z_0$$

۱.۷۱ نمره

۵- الف) مصرف توان در در دریچه های منطقی CMOS به چه پارامترهایی بستگی دارد؟

ب) احتمال تغییر حالت $1 \rightarrow 0$ خروجی را برای دریچه های منطقی پایه (AND, XOR, OR) را به دست آورید.

۱.۷۱ نمره

۶- تاخیر انتشار یک دریچه را چگونه می توان کاهش داد؟ به طور کامل توضیح دهید.

تعداد سوالات: تستی: ۰ تشریحی: ۷

زمان آزمون (دقیقه): تستی: ۰ تشریحی: ۱۲۰


سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

نمره ۱.۷۴

۷- مدارلچ زیر برای حل مشکل نشتی با استفاده از ولتاژ آستانه های مختلف در CMOS پیشنهاد شده است، وارونگرها و ترانزیستورهای سایه دار با ترانزیستور دارای ولتاژ آستانه پایین ساخته شده اند. عملکرد این مدار را توضیح دهید.



97-98-3



سری سوال : یک ۱

زمان آزمون (دقیقه) : تستی : ۰ تشریحی : ۱۲۰

تعداد سوالات : تستی : ۰ تشریحی : ۷

عنوان درس : (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

استفاده از ماشین حساب مهندسی مجاز است

۱- الف) منحنی مشخصه تبدیل ولتاژ وارونگر را کشیده نواحی آن را شرح دهید (ولتاژهای خروجی و ورودی، VM، حاشیه های نویز)
ب) آنچه در مورد اتصال تراشه به بسته میدانید بنویسید (اتصال سیمی و اتصال اتوماتیک نواری) فرمولهای مورد نیاز صفحه آخر می باشد.

۲- موارد زیر را توضیح دهید:
اثرات حامل های داغ - Latchup (قفل شوندگی) - خازن کناری (side wall) - اشباع سرعت

۳- با استفاده از جدول زیر مقدار کل خازن یک سیم آلومینیم از نوع چهار با طول 20cm و پهنای $3\mu m$ را بدست آورید.

	Field	Active	Poly	Al1	Al2	Al3	Al4
Poly	88						
	54						
Al1	30	41	57				
	40	47	54				
Al2	13	15	17	36			
	25	27	29	45			
Al3	8.9	9.4	10	15	41		
	18	19	20	27	49		
Al4	6.5	6.8	7	8.9	15	35	
	14	15	15	18	27	45	
Al5	5.2	5.4	5.4	6.6	9.1	14	38
	12	12	12	14	19	27	52

تعداد سوالات : تستی : ۰ : تشریحی : ۷

زمان آزمون (دقیقه) : تستی : ۰ : تشریحی : ۱۲۰


سری سوال : ۱ یک

عنوان درس : طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۴- تاخیر المور برای شبکه زیر را بین گره S و 4 را حساب کنید

۱.۷۱ نمره



SoalatPNU.ir
مستقیماً از سایت ما خرید کنید

سری سوال : ۱ یک


زمان آزمون (دقیقه) : تستی : ۰ تشریحی : ۱۲۰

تعداد سوالات : تستی : ۰ تشریحی : ۷

عنوان درس : طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳


۵- شکل زیر چیدمان یک وارونگر CMOS با حد اقل اندازه یا $CMOS\ 0.25\ \mu m$ را نشان میدهد. ولتاژ تغذیه $2.5V$ است. با توجه به شکل ابعاد خواسته شده در جدول را که شامل مساحت و محیط های نواحی مختلف است را محاسبه کنید.



	L/W	$AD(\mu m^2)$	$PD(\mu m)$	$AS(\mu m^2)$	$PS(\mu m)$
SOMN					
SOMP					

۱.۷۱ نمره

۶- مدار زیر را با استفاده از CMOS رسم کنید



۱.۷۴ نمره

۷- اثر کلاک های همپوشان را با رسم شکل توضیح داده و راه حل مشکل را بنویسد.

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۰ تشریحی: ۱۲۰

تعداد سوالات: تستی: ۰ تشریحی: ۷

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

فرمولهای مورد نیاز سوال ۱

فرمولها احتمالی مورد نیاز

$C_{GC} = C_{ox}WL$ $cutoff \rightarrow C_{GCB} = C_{ox}WL$	$C_G = C_{ox}WL + 2C_jW$ $C_{bottom} = C_jWL_s$	$resistive \rightarrow C_{GCS} = \frac{C_{ox}WL}{2}$
$C_{GCD} = \frac{C_{ox}WL}{2}$	$C_{GSO} = C_{GDO} = C_{ox}x_dW = C_jW$	$C_G = C_{ox}WL + 2C_jW$
$saturation \rightarrow C_{GCS} = \frac{2}{3}C_{ox}WL$	$C_{GC} = \frac{2}{3}C_{ox}WL$	$C_G = \frac{2}{3}C_{ox}WL + 2C_jW$
$I = C_G(V_{GS}) \frac{dV_{GS}}{dt}$	$C_{GC} = C_{ox}WL$ $C_{DB} = C_{Ddiff}$	$C_G(V_{GS}) = \frac{I}{\frac{dV_{GS}}{dt}}$
$C_{sw} = C'_{jsw} x_j (W + 2L_s)$	$C_{SB} = C_{Sdiff}$	$R_{S,D} = \frac{L_{S,D}}{W} R_c + R_c$
$C_{GS} = C_{GCS} + C_{GSO}$	$C_{GD} = C_{GCD} + C_{GDO}$	$C_{GB} = C_{GCB}$
$C_{diff} = C_{bottom} + C_{sw} = C_j \times AREA + C'_{jsw} \times PERIMETER = C_j LW + C'_{jsw} (2L_s + W)$		

95-96-3



تعداد سوالات: تستی: ۲۰ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: یک ۱

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، طراحی مدارهای

رشته تحصیلی/گد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

استفاده از ماشین حساب مهندسی مجاز است

۱- هر چه تعداد سویچ شدن ترانزیستور..... باشد مصرف توان پویا..... میشود.

۱. بیشتر- کمتر
۲. کمتر- بیشتر
۳. بیشتر- بیشتر
۴. کمتر- کمتر

۲- زمان تناوب مدار نوسان ساز حلقوی را با توجه به مفروضات $TP=5\mu s$ و تعداد حلقه 10 بدست آورید.

۱. 50ms
۲. 100ms
۳. $50\mu s$
۴. $100\mu s$

۳- حاشیه نویز بالا و پایین با مقادیر $v_{ih}=4, v_{il}=2, v_{oh}=7, v_{ol}=1$ چقدر است؟

۱. $N_{ml}=3, N_{mh}=1$
۲. $N_{ml}=1, N_{mh}=3$
۳. $N_{ml}=1, N_{mh}=5$
۴. $N_{ml}=5, N_{mh}=1$

۴- از قوانین درون یک لایه عبارت است از

۱..... اجزای روی هر لایه ۱۱۱..... بین اجزای روی همان لایه میباشد.

۱. حداقل اندازه- حداکثر فاصله
۲. حداکثر اندازه- حداقل فاصله
۳. حداکثر اندازه- حداکثر فاصله
۴. حداقل اندازه- حداقل فاصله

۵- چاه و زیر بنا برای جلوگیری از اثرات ... مثل قفل شدگی بایستی به اندازه ی کافی به ... وصل شود؟

۱. پارازیتی-ولتاژ تغذیه
۲. سیگنال-ولتاژ تغذیه
۳. پارازیتی-ورودی
۴. سیگنال-ورودی

۶- تغییر خطی فقط روی گستره ی... از اندازه ها ممکن است ولی وقتی تغییر گسترده بزرگتر می باشد روابط بین لایه ها بصورت

... تغییر میکند و نمی توان با قوانین ... آن را پوشش داد.

۱. محدود- غیر خطی- خطی
۲. نامحدود- غیر خطی- غیر خطی
۳. محدود- خطی- خطی
۴. نامحدود- خطی- غیر خطی

۷- در چه حالتی ترانزیستور به صورت سویچ عمل میکند؟

۱. $V_G > V_T$
۲. $V_G < V_T$
۳. $V_G > V_D$
۴. $V_G < V_D$

۸- ولتاژ آستانه تابعی از پارامتر..... است.

۱. اختلاف تابع کار ماده
۲. ماده ی زیر بنا
۳. ضخامت اکسید
۴. همه ی موارد

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/گد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۹- پدیده ی شکست بهمنی در صورت مخرب نیست ولی اگر باشد باعث تخریب دیود می شود.

۱. لحظه ای-طولانی ۲. طولانی-لحظه ای ۳. لحظه ای-ثابت ۴. طولانی-ثابت

۱۰- کدام یک از مدل‌های الکتریکی سیم برای طراحی اولیه سود مند است؟

۱. مدل فشرده ۲. مدل RC فشرده ۳. سیم ایده آل ۴. شبکه RC نردبانی

۱۱- یک مس با مقاومت ویژه $1.7 \times 10^{-8} \Omega m$ و بادی الکتریک SiO_2 با $\mu = 0.04$ احاطه شده است مطلوب است بزرگترین اندازه سیم برای بوجود آمدن اثر پوستی در 1GHz را بدست آورید.

۱. 17um ۲. 17.2nm ۳. 1.12um ۴. 1.12nm

۱۲- بین سیم ها عامل اصلی پارازیت در ساختار چند لایه است. این اثر برای لایه های بالاتر است، زیرا این سیم ها از زیر بنا دورتر می شوند.

۱. خازن-بیشتر ۲. مقاومت-بیشتر ۳. خازن-کمتر ۴. مقاومت-کمتر

۱۳- در ناحیه که خیلی باریک است وارونگر نقش را دارد و جایی است که طراح آنالوگ کار میکند.

۱. خطی- گیت ۲. اشباع - گیت ۳. خطی- تقویت کننده ۴. اشباع - تقویت کننده

۱۴- کدام حافظه فقط تا زمانی که منبع تغذیه وصل است حالت را نگه می دارد؟

۱. دائم ۲. پویا ۳. ایستا ۴. لحظه ای

۱۵- کاهش ولتاژ تغذیه روی مصرف انرژی تاثیر مثبت دارد ولی برای مضر است.

۱. کاهش. ولتاژ آستانه ۲. افزایش. ولتاژ آستانه ۳. کاهش. تاخیر دریچه ۴. افزایش. تاخیر دریچه

۱۶- pdn با استفاده از ترانزیستور ساخته میشود و pun از ترانزیستور تشکیل میشود.

۱. pmos-cmos ۲. nmos-cmos ۳. pmos-nmos ۴. nmos-pmos

۱۷- اتصال ترانزیستورها چه در PUN چه در PDN باعث مضاعف میشود.

۱. سری . تندی ۲. سری . کندی ۳. موازی . تندی ۴. موازی . کندی

تعداد سوالات: تستی: ۲۰: تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰: تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/گد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱۸- مزیت اصلی CMOS ایستنا چیست؟

۱. استحکام و کارایی خوب
۲. مصرف توان کم
۳. سرعت
۴. الف وب

۱۹- عنصر ذخیره کننده حساس به لبه نامیده میشود.

۱. لچ
۲. رجیستر
۳. فیدبک
۴. وارونگر

۲۰- در مشخصه dc خود دارای هیستریزیس هستند و پاسخ گذرای آنها حالت گذر سریعی دارد.

۱. نوسان ساز
۲. لچ ها
۳. رجیسترها
۴. اشمیت تریگرها

سوالات تشریحی

۱.۴۰ نمره


۱- مراحل تولید مدار مجتمع را نام برده توضیح مختصری دهید.

۱.۴۰ نمره

۲- ولتاژ آستانه یک ترانزیستور PMOS برابر $-0.6V$ در حالی که ضریب اثر بدنه برابر -0.4 است ولتاژ آستانه را برای $V_{SB} = -2.5V$ و $2FF = 0.8V$ حساب کنید.

۱.۴۰ نمره

۳- تاخیر المور برای شبکه زیر از مبدا تا گره 2 چقدر است؟



۱.۴۰ نمره

۴- مدار XOR/XNOR با روش DCVSL را رسم کنید؟

۱.۴۰ نمره

۵- زمانهای set up time, hold time را با رسم شکل توضیح دهید.

Operation Region	C_{CCB}	C_{CCS}	C_{CCD}	C_{CC}	C_G
Cutoff	$C_{ox}WL$	0	0	$C_{ox}WL$	$C_{ox}WL + 2C_oW$
Resistive	0	$C_{ox}WL/2$	$C_{ox}WL/2$	$C_{ox}WL$	$C_{ox}WL + 2C_oW$
Saturation	0	$(2/3)C_{ox}WL$	0	$(2/3)C_{ox}WL$	$(2/3)C_{ox}WL + 2C_oW$

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

V_{DD} (V)	1	1.5	2	2.5
NMOS (k Ω)	35	19	15	13
PMOS (k Ω)	115	55	38	31

	V_{T0} (V)	γ (V ^{0.5})	V_{DSAT} (V)	K (A/V ²)	λ (V ⁻¹)
NMOS	0.43	0.4	0.63	115×10^{-6}	0.06
PMOS	-0.4	-0.4	-1	-30×10^{-6}	-0.1

فرمول های کتاب:

$$\left(\frac{\text{قیمت ثابت}}{\text{حجم تولید}} \right) + \text{قیمت متغیر برای هر IC} = \text{قیمت برای هر IC}$$

	$V_{OH} = \overline{(V_{OL})}$
$N M_L = V_{IL} - V_{OL}$	
$t_p = \frac{t_{pLH} + t_{pHL}}{2}$	
قیمت بسته بندی + قیمت تست تراشه + قیمت تراشه = قیمت متغیر	
تعداد خروجی	
تعداد تراشه بر هر ویفر = $\frac{\pi \times (\text{قطر ویفر}/2)^2}{\text{مساحت تراشه}}$	قطر ویفر $\frac{\pi \times \text{قطر ویفر}}{\sqrt{2 \times \text{مساحت تراشه}}}$
قیمت تراشه = $\frac{\text{قیمت ویفر}}{\text{درصد سالم} \times \text{تعداد تراشه هر ویفر}}$	$\Delta T = T_{chip} - T_{env} = \theta Q$
درصد سالم = $\left(1 + \frac{\text{خرابی بر واحد سطح} \times \text{مساحت تراشه}}{\alpha} \right)^{-\alpha}$	$R_{eq} = \frac{3V_{DD}}{3I_{DSAT}} \left(1 - \frac{7}{9} \lambda V_{DD} \right)$
$W_j = W_2 - W_1 = \sqrt{\left(\frac{2\epsilon_{si}}{q} \frac{N_A + N_D}{N_A N_D} \right) (\phi_0 - V_D)}$	$V_{OL} = \overline{(V_{OH})}$
	$I_D = I_S (e^{V_D/n\phi_T} - 1)$

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ : تشریحی: ۶۰

تعداد سوالات: ۲۰ : تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$C_j = \frac{dQ_j}{dV_D} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)^{-1}} = \frac{C_{j0}}{\sqrt{1 - V_D/\phi_0}}$	$NM_H = V_{OH} - V_{IH}$
$Q_j = A_D \sqrt{\left(2\epsilon_{si} q \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$V_{out}(t) = (1 - e^{-t/T})V$
$E_j = \sqrt{\left(\frac{2q}{\epsilon_{si}} \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$\frac{N_G}{t_p} \leq \frac{\Delta T}{\theta E}$
$\phi_0 = \phi_T \ln \left[\frac{N_A N_D}{n_i^2} \right]$	$I_D = I_s (e^{V_D/\phi_T} - 1)$
$C_{j0} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D}\right) \phi_0^{-1}}$	$C_{eq} = \frac{\Delta Q_j}{\Delta V_D} = \frac{Q_j(V_{high}) - Q_j(V_{low})}{V_{high} - V_{low}} = K_{eq}$
$K_{eq} = \frac{(-\phi_0)^m}{(V_{high} - V_{low})(1 - m)} \left[(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m} \right]$	
$C_D = \frac{C_{j0}}{(1 - V_D/\phi_0)^m} + \frac{T_t I_s}{\phi_T} e^{V_D/n\phi_T}$	$W_d = \sqrt{\frac{2\epsilon_{si} \phi}{q N_A}}$
$Q_d = \sqrt{2q N_A \epsilon_{si} \phi}$	$\phi_F = \phi_T \ln \left(\frac{N_A}{n_i} \right)$
$Q_{BO} = \sqrt{2q N_A \epsilon_{si} 2\phi_F }$	$Q_B = \sqrt{2q N_A \epsilon_{si} (-2)\phi_F + V_{SB} }$
$V_T = V_{TO} + \gamma \sqrt{ (-2)\phi_F + V_{SB} } - \sqrt{ 2\phi_F }$	$\phi_0 = \phi_T \ln \left[\frac{N_A N_D}{n_i^2} \right]$
$\phi_T = \frac{KT}{q}$	$I_D = I_s (e^{\frac{V_D}{\phi_T}} - 1)$
$Q_j = A_D \sqrt{\left(2\epsilon_{si} q \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$W_j = W_2 - W_1 = \sqrt{\left(\frac{2\epsilon_{si}}{q} \frac{N_A + N_D}{N_A N_D}\right) (\phi_0 - V_D)}$
$E_j = \sqrt{\left(\frac{2q}{\epsilon_{si}} \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$C_j = \frac{dQ_j}{dV_D} = \frac{C_{j0}}{\sqrt{1 - \frac{V_D}{\phi_0}}}$
$C_{j0} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D}\right) \phi_0^{-1}}$	$C_{eq} = \frac{\Delta Q_j}{\Delta V_D} = \frac{Q_j(V_{high}) - Q_j(V_{low})}{V_{high} - V_{low}} = K_{eq} C_{j0}$

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$K_{eq} = \frac{-\phi_0^m}{(V_{high} - V_{low})(1-m)} \left[(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m} \right]$	$C_D = \frac{C_{j0}}{\left(1 - \frac{V_D}{\phi_0}\right)^m} + \frac{\tau_T I_s}{\phi_T} e^{\frac{V_D}{n\phi_T}}$
$W_d = \sqrt{\frac{2\epsilon_{si}\phi}{qN_A}}$	$Q_d = \sqrt{2qN_A\epsilon_{si}\phi}$
$\phi_F = -\phi_T \ln\left(\frac{N_A}{n_i}\right)$	$Q_{B0} = \sqrt{2qN_A\epsilon_{si} -2\phi_F }$
$Q_B = \sqrt{2qN_A\epsilon_{si}(-2\phi_F + V_{SB})}$	$V_T = V_{T0} + \gamma\left(\sqrt{ -2\phi_F + V_{SB} } - \sqrt{ -2\phi_F }\right)$
$Q_i(x) = -C_{ox} [V_{GS} - V(x) - V_T]$	$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$
$I_D = -v(x)Q_i(x)W$	$v_n = -\mu_n \xi(x) = \mu_n \frac{dV}{dx}$
$I_D dx = \mu_n C_{ox} W (V_{GS} - V - V_T) dV$	$I_D = k'_n \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] = k_n \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$
$k'_n = \mu_n C_{ox} = \frac{\mu_n \epsilon_{ox}}{t_{ox}}$	$W = W_d - \Delta W$
$L = L_d - \Delta L$	$V_{GS} - V_{DS} \leq V_T$
$I_D = \frac{k'_n W}{2L} (V_{GS} - V_T)^2$	$I_D = I'_D (1 + \lambda V_{DS})$
$v = \frac{\mu_n \xi}{1 + \frac{\xi}{\xi_c}} \text{ for } \xi \leq \xi_c$ $; = v_{sat} \text{ for } \xi \geq \xi_c$	$\kappa(V) = \frac{1}{1 + \frac{V}{\xi_c L}}$
$I_D = \kappa(V_{DS}) \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$	$S = n \left(\frac{KT}{q} \right) \ln(10)$
$\text{with } \rightarrow V_{min} = \min(V_{GT}, V_{DS}, V_{DSAT}), V_{GT} = V_{GS} - V_T$	$\text{cutoff } \rightarrow C_{GCB} = C_{ox} WL$
$I_{DSAT} = v_{sat} C_{ox} W (V_{GT} - V_{DSAT}) = \kappa(V_{DSAT}) \mu_n C_{ox} \frac{W}{L} \left[V_{GT} V_{DSAT} - \frac{V_{DSAT}^2}{2} \right]$	
$V_{DSAT} = \kappa(V_{GT}) V_{GT}$	$\mu_{n,eff} = \frac{\mu_{n0}}{1 + \eta(V_{GS} - V_T)}$
$v = \mu_n \xi \rightarrow \text{for } \xi \leq \xi_c$	$= v_{sat} = \mu_n \xi_c \rightarrow \text{for } \xi \geq \xi_c$
$I_{DSAT} = v_{sat} C_{ox} W \left(V_{GS} - V_T - \frac{V_{DSAT}}{2} \right)$	$I_D = I_s e^{\frac{V_{GS}}{nKT}} \left(1 - e^{-\frac{V_{DS}}{KT}} \right)$

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$I_D = k' \frac{W}{L} \left(V_{GT} V_{min} - \frac{V_{min}^2}{2} \right) (1 + \lambda V_{DS}) \rightarrow for \rightarrow V_{GT} \geq 0$	$I_D = 0 \rightarrow for \rightarrow V_{GT} \leq 0$
$and \rightarrow V_T = V_{T0} + \gamma \left(\sqrt{ -2\phi_F + V_{SB} } - \sqrt{ -2\phi_F } \right)$	$C_{GC} = C_{ox} WL$
$R_{eq} = average_{t=t_1 \dots t_2} (R_{on}(t)) = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} R_{on}(t) dt = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} \frac{V_{DS}(t)}{I_D(t)} dt \approx \frac{1}{2} (R_{on}(t_1) + R_{on}(t_2))$	
$R_{eq} = \frac{1}{\frac{V_{DD}}{2}} \int_{\frac{V_{DD}}{2}}^{V_{DD}} \frac{V}{I_{DSAT} (1 + \lambda V)} dV \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{7}{9} \lambda V_{DD} \right)$	
$R_{eq} = \frac{1}{2} \left(\frac{V_{DD}}{I_{DSAT} (1 + \lambda V_{DD})} + \frac{\frac{V_{DD}}{2}}{I_{DSAT} \left(1 + \lambda \frac{V_{DD}}{2} \right)} \right) \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{5}{6} \lambda V_{DD} \right)$	
$with \rightarrow I_{DSAT} = k' \frac{W}{L} \left((V_{DD} - V_T) V_{DSAT} - \frac{V_{DSAT}^2}{2} \right)$	$C_{GSO} = C_{GDO} = C_{ox} x_d W = C$
$C_G = C_{ox} WL + 2C_o W$	$resistive \rightarrow C_{GCS} = \frac{C_{ox} W_l}{2}$
$C_{GCD} = \frac{C_{ox} WL}{2}$	$C_{GC} = C_{ox} WL$
$C_G = C_{ox} WL + 2C_o W$	$saturation \rightarrow C_{GCS} = \frac{2}{3} C_{ox} W$
$C_{GC} = \frac{2}{3} C_{ox} WL$	$C_G = \frac{2}{3} C_{ox} WL + 2C_o W$
$I = C_G (V_{GS}) \frac{dV_{GS}}{dt}$	$C_G (V_{GS}) = \frac{I}{\frac{dV_{GS}}{dt}}$
$C_{bottom} = C_j WL_s$	$C_{sw} = C'_{jsw} x_j (W + 2L_s)$
$t_{sc} = \frac{V_{DD} - 2V_T}{V_{DD}} \times \frac{t_r(f)}{0.8}$	$C_{diff} = C_{bottom} + C_{sw} = C_j \times AREA + C_{jsw} \times PERIMETRI$
$C_{GS} = C_{GCS} + C_{GSO}$	$C_{GD} = C_{GCD} + C_{GDO}$
$C_{GB} = C_{GCB}$	$C_{SB} = C_{Sdiff}$
$C_{DB} = C_{Ddiff}$	$R_{S,D} = \frac{L_{S,D}}{W} R_{\square} + R_C$
$C_{wire} = C_{pp} + C_{finger} = \frac{W \epsilon_{di}}{t_{di}} + \frac{2\pi \epsilon_{di}}{\log \left(\frac{2t_{di}}{H+1} \right)}$	$C_{int} = \frac{\epsilon_{di}}{t_{di}} WL$



سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$R = \frac{\rho L}{A} = \frac{\rho L}{HW}$	$\delta = \sqrt{\frac{p}{\pi f \mu}}$
$r(f) = \frac{\sqrt{\pi f \mu p}}{2(H+W)}$	$f_s = \frac{4p}{\pi \mu (\max(W, H))^2}$
$CL = \varepsilon \mu$	$\vartheta = \frac{1}{\sqrt{LC}} = \frac{1}{\sqrt{\varepsilon \mu}} = \frac{C_0}{\sqrt{\varepsilon_r \mu r}}$
$V_{out(t)} = 2 \operatorname{erf}\left(\sqrt{\frac{RC}{4t}}\right)$ $T_{DN} = \frac{RC}{2} = \frac{rCL^2}{2}$	$L_{crit} = \sqrt{\frac{tp_{gate}}{0.38rc}}$
$\frac{\partial^2 \vartheta}{\partial x^2} = r_c \frac{\partial \vartheta}{\partial t} + I_c \frac{\partial^2 \vartheta}{\partial t^2}$	$NL = F.TD$
$\rho = \frac{V_{ref}}{V_{inc}} = \frac{I_{ref}}{I_{inc}} = \frac{R - Z_0}{R + Z_0}$	$V = V_{inc}(1 + \rho)$
$I = I_{inc}(1 - \rho)$	$\frac{V_{Step(x)}}{V_{Step(0)}} = e^{\frac{-r}{2Z_0}x}$
$K_n V_{DSATn} \left(V_M - V_{Tn} - \frac{V_{DSATn}}{2} \right) + K_p V_{DSATp} \left(V_M - V_{DD} - V_{Tp} - \frac{V_{DSATp}}{2} \right) = 0$	
$V_M = \frac{(V_{Tn} + \frac{V_{DSATn}}{2}) + r(V_{DD} + V_{Tp} + \frac{V_{DSATp}}{2})}{1+r} \approx \frac{rV_{DD}}{1+r}; r = \frac{k_p V_{DSATp}}{k_n V_{DSATn}}$	
$\frac{(W/L)_p}{(W/L)_n} = \frac{k'_n V_{DSATn} (V_M - V_{Tn} - \frac{V_{DSATn}}{2})}{k'_p V_{DSATp} (V_{DD} - V_M + V_{Tp} + \frac{V_{DSATp}}{2})}$	$NM_H = V_{DD} - V_{IH}; NM_L = V_{IL}$
$V_M = \frac{V_{Tn} + r(V_{DD} + V_{Tp})}{1+r}; r = \sqrt{\frac{-K_p}{K_n}}$	$t_p^i = t_{step}^i + t_{step}^{i-1}$
$V_{IH} - V_{IL} = -\frac{(V_{OH} - V_{OL})}{g} = \frac{-V_{DD}}{g}$	$V_{IH} = V_M - \frac{V_M}{g}; V_{IL} = V_M + \frac{V_{DD} - V_M}{g}$
$g = -\frac{1}{I_D(V_M)} \frac{k_n V_{DSATn} + k_p V_{DSATp}}{\lambda_n - \lambda_p} \approx \frac{1+r}{(V_M - V_{Tn} - \frac{V_{DSATn}}{2})(\lambda_n - \lambda_p)}$	
$C_{eq} = K_{eq} C_{j0}; K_{eq} = \frac{-\phi_0^m}{(V_{high} - V_{low})(1-m)} [(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m}]$	
$C_{fanout} = C_{gate}(NMOS) + C_{gate}(PMOS)$ $= (C_{GSON} + C_{GDON} + W_n L_n C_{ox}) + (C_{G SOP} + C_{G DOP} + W_p L_p C_{ox})$	
$V_{DDmin} > 2 \dots 4 \frac{Kt}{q}$	$g = -\left(\frac{Kt}{q}\right) (e^{2\phi_T} - 1)$



سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$$t_{pHL} = 0.69R_{eqn}C_L; t_{pLH} = 0.69R_{eqq}C_L; t_p = 0.69C_L \left(\frac{R_{eqn} + R_{eqq}}{2} \right)$$

$$t_{pHL} \approx 0.52 \left(\frac{C_L}{(W/L)_n k'_n V_{DSATn}} \right)$$

$$C_L = (C_{dp1} + C_{dn1}) + (C_{gp2} + C_{gn2}) + C_W$$

$$C_{int} = \gamma C_g; t_p = t_{p0} \left(1 + \frac{C_{ext}}{\gamma C_g} \right) = t_{p0} \left(1 + \frac{f}{\gamma} \right); f = \sqrt[N]{\frac{C_L}{C_{g,1}}} = \sqrt[N]{F}$$

$$E_{VDD} = C_L V_{DD}^2; E_C = C_L V_{DD}^2 / 2$$

$$P_{dyn} = C_L V_{DD}^2 f_{0 \rightarrow 1} = C_L V_{DD}^2 P_{0 \rightarrow 1} f = C_{EFF} V_{DD}^2 f$$

$$\frac{E}{E_{ref}} = \left(\frac{V_{DD}}{V_{ref}} \right)^2 \left(\frac{2 + 2f + F}{4 + F} \right)$$

$$E_{dp} = t_{sc} V_{DD} I_{peak}; P_{dp} = C_{sc} V_{DD}^2 f$$

$$P_{tot} = P_{dyn} + P_{dp} + P_{stat} = (C_L V_{DD}^2 + V_{DD} I_{peak} t_s) f_{0 \rightarrow 1} + V_{DD} I_{leak}$$

$$V_{Te} = V_T + V_{DSAT} / 2; t_p \approx \frac{\alpha C_L V_{DD}}{V_{DD} - V_{Te}}; PDP = \frac{C_L V_{DD}^2}{2}; EDP = PDP \times t_p$$

$$t_p = \alpha_1 F I + \alpha_2 F I^2 + \alpha_3 F O$$

$$h = \sqrt[N]{FG} = \sqrt[N]{H}$$

$$\alpha_{0 \rightarrow 1} = \frac{N_0(2^N - N_0)}{2^{2N}}$$

$$\text{AND GATE: } \alpha_{0 \rightarrow 1} = (1 - P_A P_B) P_A P_B$$

$$\text{OR GATE: } \alpha_{0 \rightarrow 1} = (1 - P_A)(1 - P_B)[1 - (1 - P_A)(1 - P_B)]$$

$$\text{XOR GATE: } \alpha_{0 \rightarrow 1} = [1 - (P_A + P_B - 2P_A P_B)](P_A + P_B - 2P_A P_B)$$

$$R_n \approx \frac{V_{DD} - V_{out}}{k_n(V_{DD} - V_{out} - V_{Tn})V_{DSAT}}; R_p \approx \frac{1}{k_p(V_{DD} - |V_{Tp}|)}$$

$$V_{OL} \approx \frac{\mu_p W_p}{\mu_n W_n} |V_{DSAT}|$$

$$T \geq t_{c-q} + t_{plogic} + t_{su}; t_{cdregister} + t_{cdlogic} \geq t_{hold}, t_{hold} \geq t_{overlap} - 1$$

$$t_p = 0.69 \left[CR_{eq} \frac{n(m+1)}{2} \right] + \left(\frac{n}{m} - 1 \right) t_{buf}; m_{opt} = 1.7 \sqrt{\frac{t_{pbuf}}{CR_{eq}}}$$

$$I_{leakage} = I_S 10^{\frac{V_{GS} - V_{Th}}{s}} \left(1 - 10^{\frac{nV_{DS}}{s}} \right)$$

$$V_X \approx V_{th} \ln(1 + n)$$

$$T_{min} = t_{c-q} + t_{pd,logic} + t_{su}$$

$$\frac{C_a}{C_L} = \frac{V_{Tn}}{V_{DD} - V_{Tn}}$$

شماره سوال	پاسخ صحیح	وضعیت کلید
1	ب	عادی
2	د	عادی
3	ب	عادی
4	د	عادی
5	الف	عادی
6	الف	عادی
7	الف	عادی
8	د	عادی
9	الف	عادی
10	ج	عادی
11	ب	عادی
12	الف	عادی
13	ج	عادی
14	ج	عادی
15	ج	عادی
16	ج	عادی
17	ب	عادی
18	د	عادی
19	ب	عادی
20	د	عادی

سری سوال : یک ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۰ تشریحی : ۵

عنوان درس : (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

استفاده از ماشین حساب مهندسی مجاز است

سوالات تشریحی

۱.۴۰ نمره

۱- صفحه 300

۱.۴۰ نمره


۲- $0.87V = (\sqrt{2.5 + 0.8} - \sqrt{0.8}) V_{T= -0.6 - 0.4}$

۱.۴۰ نمره

۳- $T_{di} = (R1 + R2) (C1 + C3 + C4 + C5) + (R1 + R2 + R3) C2$


۱.۴۰ نمره

۴-



۱.۴۰ نمره

۵-



t2 = hold time, t1 = set up time, t3 = copy to q output

Operation Region	C_{GCB}	C_{GCS}	C_{GCD}	C_{GC}	C_G
Cutoff	$C_{ox} WL$	0	0	$C_{ox} WL$	$C_{ox} WL + 2C_o W$
Resistive	0	$C_{ox} WL / 2$	$C_{ox} WL / 2$	$C_{ox} WL$	$C_{ox} WL + 2C_o W$
Saturation	0	$(2/3) C_{ox} WL$	0	$(2/3) C_{ox} WL$	$(2/3) C_{ox} WL + 2C_o W$

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

V_{DD} (V)	1	1.5	2	2.5
NMOS (k Ω)	35	19	15	13
PMOS (k Ω)	115	55	38	31

	V_{T0} (V)	γ (V ^{0.5})	V_{DSAT} (V)	K' (A/V ²)	λ (V ⁻¹)
NMOS	0.43	0.4	0.63	115×10^{-6}	0.06
PMOS	-0.4	-0.4	-1	-30×10^{-6}	-0.1

فرمول های کتاب:

$$\left(\frac{\text{قیمت ثابت}}{\text{حجم تولید}} \right) + \text{قیمت متغیر برای هر IC} = \text{قیمت برای هر IC}$$

	$V_{OH} = \overline{(V_{OL})}$
قیمت بسته بندی + قیمت تست تراشه + قیمت تراشه = قیمت متغیر	$N M_L = V_{IL} - V_{OL}$ $t_p = \frac{t_{pLH} + t_{pHL}}{2}$
تعداد خروجی	$t_p = \frac{\pi \times \text{قطر ویفر}}{\sqrt{2 \times \text{مساحت تراشه}}}$
قیمت تراشه = $\frac{\text{قیمت ویفر}}{\text{درصد سالم} \times \text{تعداد تراشه هر ویفر}}$	$\Delta T = T_{chip} - T_{env} = \theta Q$
درصد سالم = $\left(1 + \frac{\text{خرابی بر واحد سطح} \times \text{مساحت تراشه}}{\alpha} \right)^{-\alpha}$	$R_{eq} = \frac{3V_{DD}}{3I_{DSAT}} \left(1 - \frac{7}{9} \lambda V_{DD} \right)$
$W_j = W_2 - W_1 = \sqrt{\left(\frac{2\epsilon_{si}}{q} \frac{N_A + N_D}{N_A N_D} \right) (\phi_0 - V_D)}$	$V_{OL} = \overline{(V_{OH})}$ $I_D = I_S (e^{V_D/n\phi_T} - 1)$



سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ تشریحی: ۶۰

تعداد سوالات: ۲۰ تستی: ۲۰ تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$C_j = \frac{dQ_j}{dV_D} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)^{-1}} = \frac{C_{j0}}{\sqrt{1 - V_D/\phi_0}}$	$NM_H = V_{OH} - V_{IH}$
$Q_j = A_D \sqrt{\left(2\epsilon_{si} q \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$V_{out}(t) = (1 - e^{-t/T})V$
$E_j = \sqrt{\left(\frac{2q}{\epsilon_{si}} \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$\frac{N_G}{t_p} \leq \frac{\Delta T}{\theta E}$
$\phi_0 = \phi_T \ln \left[\frac{N_A N_D}{n_i^2} \right]$	$I_D = I_S (e^{V_D/\phi_T} - 1)$
$C_{j0} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D}\right) \phi_0^{-1}}$	$C_{sq} = \frac{\Delta Q_j}{\Delta V_D} = \frac{Q_j(V_{high}) - Q_j(V_{low})}{V_{high} - V_{low}} = K_{sq}$
$K_{sq} = \frac{(-\phi_0)^m}{(V_{high} - V_{low})(1 - m)} \left[(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m} \right]$	
$C_D = \frac{C_{j0}}{(1 - V_D/\phi_0)^m} + \frac{T_t I_S}{\phi_T} e^{V_D/n\phi_T}$	$W_d = \sqrt{\frac{2\epsilon_{si} \phi}{q N_A}}$
$Q_d = \sqrt{2q N_A \epsilon_{si} \phi}$	$\phi_F = \phi_r \ln \left(\frac{N_A}{n_i} \right)$
$Q_{B0} = \sqrt{2q N_A \epsilon_{si} 2\phi_F }$	$Q_B = \sqrt{2q N_A \epsilon_{si} (-2)\phi_F + V_{SB} }$
$V_T = V_{T0} + \gamma \sqrt{ (-2)\phi_F + V_{SB} } - \sqrt{ 2\phi_F }$	$\phi_0 = \phi_r \ln \left[\frac{N_A N_D}{n_i^2} \right]$
$\phi_T = \frac{KT}{q}$	$I_D = I_s (e^{\frac{V_D}{\phi_T}} - 1)$
$Q_j = A_D \sqrt{\left(2\epsilon_{si} q \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$W_j = W_2 - W_1 = \sqrt{\left(\frac{2\epsilon_{si}}{q} \frac{N_A + N_D}{N_A N_D}\right) (\phi_0 - V_D)}$
$E_j = \sqrt{\left(\frac{2q}{\epsilon_{si}} \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$C_j = \frac{dQ_j}{dV_D} = \frac{C_{j0}}{\sqrt{1 - \frac{V_D}{\phi_0}}}$
$C_{j0} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D}\right) \phi_0^{-1}}$	$C_{eq} = \frac{\Delta Q_j}{\Delta V_D} = \frac{Q_j(V_{high}) - Q_j(V_{low})}{V_{high} - V_{low}} = K_{eq} C_{j0}$

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ : تستی : ۶۰ : تشریحی : ۶۰

تعداد سوالات: ۲۰ : تستی : ۲۰ : تشریحی : ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$K_{eq} = \frac{-\phi_0^m}{(V_{high} - V_{low})(1-m)} \left[(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m} \right]$	$C_D = \frac{C_{j0}}{\left(1 - \frac{V_D}{\phi_0}\right)^m} + \frac{\tau_T I_s}{\phi_T} e^{\frac{V_D}{n\phi_T}}$
$W_d = \sqrt{\frac{2\epsilon_{si}\phi}{qN_A}}$	$Q_d = \sqrt{2qN_A \epsilon_{si}\phi}$
$\phi_F = -\phi_T \ln\left(\frac{N_A}{n_i}\right)$	$Q_{B0} = \sqrt{2qN_A \epsilon_{si} -2\phi_F }$
$Q_B = \sqrt{2qN_A \epsilon_{si}(-2\phi_F + V_{SB})}$	$V_T = V_{T0} + \gamma\left(\sqrt{ -2\phi_F + V_{SB} } - \sqrt{ -2\phi_F }\right)$
$Q_i(x) = -C_{ox} [V_{GS} - V(x) - V_T]$	$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$
$I_D = -v(x)Q_i(x)W$	$v_n = -\mu_n \xi(x) = \mu_n \frac{dV}{dx}$
$I_D dx = \mu_n C_{ox} W (V_{GS} - V - V_T) dV$	$I_D = k'_n \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] = k_n \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$
$k'_n = \mu_n C_{ox} = \frac{\mu_n \epsilon_{ox}}{t_{ox}}$	$W = W_d - \Delta W$
$L = L_d - \Delta L$	$V_{GS} - V_{DS} \leq V_T$
$I_D = \frac{k'_n W}{2L} (V_{GS} - V_T)^2$	$I_D = I'_D (1 + \lambda V_{DS})$
$v = \frac{\mu_n \xi}{1 + \frac{\xi}{\xi_c}} \text{ for } \xi \leq \xi_c$ $; = v_{sat} \text{ for } \xi \geq \xi_c$	$\kappa(V) = \frac{1}{1 + \frac{V}{\xi_c L}}$
$I_D = \kappa(V_{DS}) \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$	$S = n \left(\frac{KT}{q} \right) \ln(10)$
$\text{with } \rightarrow V_{min} = \min(V_{GT}, V_{DS}, V_{DSAT}), V_{GT} = V_{GS} - V_T$	$\text{cutoff } \rightarrow C_{GCB} = C_{ox} WL$
$I_{DSAT} = v_{sat} C_{ox} W (V_{GT} - V_{DSAT}) = \kappa(V_{DSAT}) \mu_n C_{ox} \frac{W}{L} \left[V_{GT} V_{DSAT} - \frac{V_{DSAT}^2}{2} \right]$	
$V_{DSAT} = \kappa(V_{GT}) V_{GT}$	$\mu_{n,eff} = \frac{\mu_{n0}}{1 + \eta(V_{GS} - V_T)}$
$v = \mu_n \xi \rightarrow \text{for } \xi \leq \xi_c$	$= v_{sat} = \mu_n \xi_c \rightarrow \text{for } \xi \geq \xi_c$
$I_{DSAT} = v_{sat} C_{ox} W \left(V_{GS} - V_T - \frac{V_{DSAT}}{2} \right)$	$I_D = I_s e^{\frac{V_{GS}}{nKT}} \left(1 - e^{-\frac{V_{DS}}{q}} \right)$

سری سوال: یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$I_D = k' \frac{W}{L} \left(V_{GT} V_{\min} - \frac{V_{\min}^2}{2} \right) (1 + \lambda V_{DS}) \rightarrow \text{for } \rightarrow V_{GT} \geq 0$	$I_D = 0 \rightarrow \text{for } \rightarrow V_{GT} \leq 0$
$\text{and } \rightarrow V_T = V_{T0} + \gamma \left(\sqrt{ -2\phi_F + V_{SB} } - \sqrt{ -2\phi_F } \right)$	$C_{GC} = C_{ox} WL$
$R_{eq} = \text{average}_{t=t_1 \dots t_2} (R_{on}(t)) = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} R_{on}(t) dt = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} \frac{V_{DS}(t)}{I_D(t)} dt \approx \frac{1}{2} (R_{on}(t_1) + R_{on}(t_2))$	
$R_{eq} = \frac{1}{\frac{V_{DD}}{2}} \int_{\frac{V_{DD}}{2}}^{V_{DD}} \frac{V}{I_{DSAT} (1 + \lambda V)} dV \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{7}{9} \lambda V_{DD} \right)$	
$R_{eq} = \frac{1}{2} \left(\frac{V_{DD}}{I_{DSAT} (1 + \lambda V_{DD})} + \frac{\frac{V_{DD}}{2}}{I_{DSAT} \left(1 + \lambda \frac{V_{DD}}{2} \right)} \right) \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{5}{6} \lambda V_{DD} \right)$	
$\text{with } \rightarrow I_{DSAT} = k' \frac{W}{L} \left((V_{DD} - V_T) V_{DSAT} - \frac{V_{DSAT}^2}{2} \right)$	$C_{GSO} = C_{GDO} = C_{ox} x_d W = C$
$C_G = C_{ox} WL + 2C_o W$	$\text{resistive } \rightarrow C_{GCS} = \frac{C_{ox} W l}{2}$
$C_{GCD} = \frac{C_{ox} WL}{2}$	$C_{GC} = C_{ox} WL$
$C_G = C_{ox} WL + 2C_o W$	$\text{saturation } \rightarrow C_{GCS} = \frac{2}{3} C_{ox} W l$
$C_{GC} = \frac{2}{3} C_{ox} WL$	$C_G = \frac{2}{3} C_{ox} WL + 2C_o W$
$I = C_G (V_{GS}) \frac{dV_{GS}}{dt}$	$C_G (V_{GS}) = \frac{I}{\frac{dV_{GS}}{dt}}$
$C_{bottom} = C_j W L_s$	$C_{sw} = C'_{jsw} x_j (W + 2L_s)$
$t_{sc} = \frac{V_{DD} - 2V_T}{V_{DD}} \times \frac{t_r(f)}{0.8}$	$C_{diff} = C_{bottom} + C_{sw} = C_j \times \text{AREA} + C_{jsw} \times \text{PERIMETRI}$
$C_{GS} = C_{GCS} + C_{GSO}$	$C_{GD} = C_{GCD} + C_{GDO}$
$C_{GB} = C_{GCB}$	$C_{SB} = C_{Sdiff}$
$C_{DB} = C_{Ddiff}$	$R_{S,D} = \frac{L_{S,D}}{W} R_{\square} + R_C$
$C_{wire} = C_{pp} + C_{finger} = \frac{W \epsilon_{di}}{t_{di}} + \frac{2\pi \epsilon_{di}}{\log \left(\frac{2t_{di}}{H+1} \right)}$	$C_{int} = \frac{\epsilon_{di}}{t_{di}} WL$



سری سوال : یک ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۰ تشریحی : ۵

عنوان درس : (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$R = \frac{\rho L}{A} = \frac{\rho L}{HW}$	$\delta = \sqrt{\frac{p}{\pi f \mu}}$
$r(f) = \frac{\sqrt{\pi f \mu p}}{2(H+W)}$	$f_s = \frac{4p}{\pi \mu (\max(W, H))^2}$
$CL = \varepsilon \mu$	$\vartheta = \frac{1}{\sqrt{LC}} = \frac{1}{\sqrt{\varepsilon \mu}} = \frac{C_0}{\sqrt{\varepsilon_r \mu r}}$
$V_{out(t)} = 2 \operatorname{erf}\left(\sqrt{\frac{RC}{4t}}\right)$ $T_{DN} = \frac{RC}{2} = \frac{rCL^2}{2}$	$L_{crit} = \sqrt{\frac{tp_{gate}}{0.38rc}}$
$\frac{\partial^2 \vartheta}{\partial x^2} = r_c \frac{\partial \vartheta}{\partial t} + I_c \frac{\partial^2 \vartheta}{\partial t^2}$	$NL = F.TD$
$\rho = \frac{V_{ref}}{V_{inc}} = \frac{I_{ref}}{I_{inc}} = \frac{R - Z_0}{R + Z_0}$	$V = V_{inc}(1 + \rho)$
$I = I_{inc}(1 - \rho)$	$\frac{V_{Step(x)}}{V_{Step(0)}} = e^{\frac{-r}{2Z_0}x}$
$K_n V_{DSATn} \left(V_M - V_{Tn} - \frac{V_{DSATn}}{2} \right) + K_p V_{DSATp} \left(V_M - V_{DD} - V_{Tp} - \frac{V_{DSATp}}{2} \right) = 0$	
$V_M = \frac{(V_{Tn} + \frac{V_{DSATn}}{2}) + r(V_{DD} + V_{Tp} + \frac{V_{DSATp}}{2})}{1+r} \approx \frac{rV_{DD}}{1+r}; r = \frac{k_p V_{DSATp}}{k_n V_{DSATn}}$	
$\frac{(W/L)_p}{(W/L)_n} = \frac{k'_n V_{DSATn} (V_M - V_{Tn} - \frac{V_{DSATn}}{2})}{k'_p V_{DSATp} (V_{DD} - V_M + V_{Tp} + \frac{V_{DSATp}}{2})}$	$NM_H = V_{DD} - V_{IH}; NM_L = V_{IL}$
$V_M = \frac{V_{Tn} + r(V_{DD} + V_{Tp})}{1+r}; r = \sqrt{\frac{-K_p}{K_n}}$	$t_p^i = t_{step}^i + t_{step}^{i-1}$
$V_{IH} - V_{IL} = -\frac{(V_{OH} - V_{OL})}{g} = \frac{-V_{DD}}{g}$	$V_{IH} = V_M - \frac{V_M}{g}; V_{IL} = V_M + \frac{V_{DD} - V_M}{g}$
$g = -\frac{1}{I_D(V_M)} \frac{k_n V_{DSATn} + k_p V_{DSATp}}{\lambda_n - \lambda_p} \approx \frac{1+r}{(V_M - V_{Tn} - \frac{V_{DSATn}}{2})(\lambda_n - \lambda_p)}$	
$C_{eq} = K_{eq} C_{j0}; K_{eq} = \frac{-\phi_0^m}{(V_{high} - V_{low})(1-m)} [(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m}]$	
$C_{fanout} = C_{gate}(NMOS) + C_{gate}(PMOS)$ $= (C_{GSON} + C_{GDON} + W_n L_n C_{ox}) + (C_{GSOp} + C_{GDOp} + W_p L_p C_{ox})$	
$V_{DDmin} > 2 \dots 4 \frac{Kt}{q}$	$g = -\left(\frac{Kt}{q}\right) (e^{2\phi_T} - 1)$



سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$$t_{pHL} = 0.69R_{sqn}C_L; t_{pLH} = 0.69R_{sqp}C_L; t_p = 0.69C_L \left(\frac{R_{sqn} + R_{sqp}}{2} \right)$$

$$t_{pHL} \approx 0.52 \left(\frac{C_L}{(W/L)_n k'_n V_{DSATn}} \right)$$

$$C_L = (C_{dp1} + C_{dn1}) + (C_{gp2} + C_{gn2}) + C_W$$

$$C_{int} = \gamma C_g; t_p = t_{p0} \left(1 + \frac{C_{ext}}{\gamma C_g} \right) = t_{p0} \left(1 + \frac{f}{\gamma} \right); f = \sqrt[N]{\frac{C_L}{C_{g,1}}} = \sqrt[N]{F}$$

$$E_{VDD} = C_L V_{DD}^2; E_C = C_L V_{DD}^2 / 2$$

$$P_{dyn} = C_L V_{DD}^2 f_{0 \rightarrow 1} = C_L V_{DD}^2 P_{0 \rightarrow 1} f = C_{EFF} V_{DD}^2 f$$

$$\frac{E}{E_{ref}} = \left(\frac{V_{DD}}{V_{ref}} \right)^2 \left(\frac{2 + 2f + F}{4 + F} \right)$$

$$E_{dp} = t_{sc} V_{DD} I_{peak}; P_{dp} = C_{sc} V_{DD}^2 f$$

$$P_{tot} = P_{dyn} + P_{dp} + P_{stat} = (C_L V_{DD}^2 + V_{DD} I_{peak} t_s) f_{0 \rightarrow 1} + V_{DD} I_{leak}$$

$$V_{Te} = V_T + V_{DSAT} / 2; t_p \approx \frac{\alpha C_L V_{DD}}{V_{DD} - V_{Te}}; PDP = \frac{C_L V_{DD}^2}{2}; EDP = PDP \times t_p$$

$$t_p = \alpha_1 FI + \alpha_2 FI^2 + \alpha_3 FO$$

$$h = \sqrt[N]{FG} = \sqrt[N]{H}$$

$$\alpha_{0 \rightarrow 1} = \frac{N_0(2^N - N_0)}{2^{2N}}$$

$$\text{AND GATE: } \alpha_{0 \rightarrow 1} = (1 - P_A P_B) P_A P_B$$

$$\text{OR GATE: } \alpha_{0 \rightarrow 1} = (1 - P_A)(1 - P_B)[1 - (1 - P_A)(1 - P_B)]$$

$$\text{XOR GATE: } \alpha_{0 \rightarrow 1} = [1 - (P_A + P_B - 2P_A P_B)](P_A + P_B - 2P_A P_B)$$

$$R_n \approx \frac{V_{DD} - V_{out}}{k_n(V_{DD} - V_{out} - V_{Tn})V_{DSAT}}; R_p \approx \frac{1}{k_p(V_{DD} - |V_{Tp}|)}$$

$$V_{OL} \approx \frac{\mu_p W_p}{\mu_n W_n} |V_{DSAT}|$$

$$T \geq t_{c-q} + t_{plogic} + t_{su}; t_{cdregister} + t_{cdlogic} \geq t_{hold}; t_{hold} \geq t_{overlap} - 1$$

$$t_p = 0.69 \left[CR_{eq} \frac{n(m+1)}{2} \right] + \left(\frac{n}{m} - 1 \right) t_{buf}; m_{opt} = 1.7 \sqrt{\frac{t_{pbuf}}{CR_{eq}}}$$

$$I_{leakage} = I_S 10^{\frac{V_{GS} - V_{Th}}{s}} \left(1 - 10^{\frac{nV_{DS}}{s}} \right)$$

$$V_X \approx V_{th} \ln(1 + n)$$

$$T_{min} = t_{c-q} + t_{pd,logic} + t_{su}$$

$$\frac{C_a}{C_L} = \frac{V_{Tn}}{V_{DD} - V_{Tn}}$$

95-96-2



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: یک ۱

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

استفاده از ماشین حساب مهندسی مجاز است


۱- با کاهش ابعاد دریچه توان مصرفی خازن مزاحم در عملکرد مدار بترتیب چگونه تغییر میکنند؟

۱. افزایش - افزایش ۲. کاهش - افزایش ۳. افزایش - کاهش ۴. کاهش - کاهش

۲- برای افزایش بروندهی دریچه ها مقاومت خروجی و مقاومت ورودی دریچه ها چگونه باید باشد.

۱. زیاد - زیاد ۲. کم - کم ۳. کم - زیاد ۴. زیاد - کم

۳- در شکل زیر با توجه به مقادیر داده شده تاخیر انتشار چند ps است؟



-2


۴ . 4/5

۳ . 2/5

۲ . 4

۱ . 5

۴- در شکل زیر، مقادیر 1 و 2 به ترتیب کدامند؟



-2

۴ . دامنه اطمینان نویز

۳ . tr و tf

۲ . NML و NMH

۱ . NMH و NML

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۵- در قسمت ظهور فتوزیست و پخت بعد از نور دهی ویفرادر کدام محلول قرار سپس بعد از حل شدن نواحی ویفر را در چه دمایی قرار میدهند تا باقی مانده ی فتوزیست سفت شود.

۱. اسید یاباز-بالا ۲. اسید یا باز-پایین ۳. فقط اسید -بالا ۴. فقط باز-پایین

۶- درزدایش خشک ویفر داخل دستگاه باچه باری شارژ میشود؟

۱. مثبت ۲. خنثی ۳. بارمنفی ۴. نوترونی

۷- کدام یک ازگزینه ها از انواع بسته بندی نیست؟

۱. DIP ۲. PGA ۳. PCL ۴. LCC

۸- مزیت SOI چیست؟

۱. پخش گرما ۲. کاهش ظرفیت خازنی
۳. کاهش پارازیت و مشخصه بهتر ترانزیستور ۴. کاهش توان

۹- مهمترین عنصر پارازیتی ترانزیستور MOS چیست؟

۱. اثر اشباع سرعت ۲. خازن گیت به کانال
۳. مقاومت سورس و درین ۴. خازن همپوشانی

۱۰- ولتاژ آستانه یک ترانزیستور nmos برابر 0.5 ولت است درحالی که ضریب اثربدنه برابر 0.5 است ولتاژ آستانه را برای $V_{SB} = 2.5$ $2\phi_F = 0.8$ حساب کنید.

۱. 0/9 ۲. 0/961 ۳. 0/861 ۴. 0/8

۱۱- در چه حالتی ترانزیستور به صورت سوییچ عمل میکند؟

۱. $V_G > V_T$ ۲. $V_G < V_T$ ۳. $V_G > V_D$ ۴. $V_G < V_D$

۱۲- ولتاژ داخلی پیوند p-n را اگر $NA = 10^{14}$ (اتم بر سانتیمتر مکعب) و $ND = 10^{15}$ باشد در $300^\circ K$ کنید.

۱. 150 ۲. 329 ۳. 315 ۴. 239

تعداد سوالات: تستی: ۲۵ تشریحی: ۵


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱۳- تاخیر المور برای شبکه زیر از مبدا تا گره 2 چقدر است؟



۱. $T_{di} = (R1+R2) (C1+ C3+ C4+ C5) + (R1+R2+ R3)C2$

۲. $T_{di} = (R1+R2)C1 + (R1+R2)C2 + (R1+R2+R4)C4 + (R1+R2+R4 +Ri)c5$

۳. $T_{di} = (R1+R2)C1 + (R1+R2+R3)C2 + (R1+R2+R4)C4 + (R1+R2+R4+R5+Ri)c5$

۴. $T_{di} = (R1+R2)C1 + (R1+R2)C2 + (R1+R2+R4+R5)C4 + (R1+R2+R4+R5+Ri)c5$

۱۴- عامل اصلی ایجاد تاخیر در سیم چیست؟

- ۱. خاصیت خازنی سیم
- ۲. اندوکتانس سیم
- ۳. خاصیت مقاومتی
- ۴. همه موارد

۱۵- طبق یک قانون سرانگشتی برای طراحی، چه موقع باید اثرات خط انتقال را در نظر گرفت؟

- ۱. $tr < tf$
- ۲. $tr < tflight$
- ۳. $tr > tflight$
- ۴. $R > 5Z0$

۱۶- تأخیر انتشار یک دریچه را میتوان با چه روشی کاهش داد؟

- ۱. افزایش $C1$
- ۲. افزایش نسبت W/L
- ۳. کاهش VDD
- ۴. افزایش عرض کانال

۱۷- در یک وارونگر وقتی ورودی یک می شود nmos و pmos بترتیب چه وضعیتی دارند

- ۱. قطع-وصل
- ۲. وصل-قطع
- ۳. قطع-قطع
- ۴. وصل-وصل

۱۸- در وارونگر تقاطع مشخصه انتقال با خط $V_{in} = V_{out}$ که هر دو ترانزستور در ناحیه اشباع باشند چه نام دارد؟

- ۱. آستانه سوئیچینگ
- ۲. سطح ولتاژ پایین
- ۳. ماکزیمم بهره
- ۴. سطح بالای ولتاژ

۱۹- در حال حاضر از کدام تلفات میتوان چشم پوشی کرد ولی در آینده مهم است؟

- ۱. تلفات خازنی
- ۲. تلفات مسیر
- ۳. تلفات جریان نشی
- ۴. تلفات توان

سری سوال : ۱ یک

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵


عنوان درس : طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۲۰- کدامیک از موارد زیر از نقشهای مهم بسته بندی مدارهای مجتمع نمی باشد؟


۱. کاهش نویز
۲. محافظت مکانیکی
۳. پخش حرارت
۴. تاثیر بر عملکرد و توان مصرفی

۲۱- مدار زیر چیست؟



۱. XOR/XNOR با روش CMOS مکمل
۲. AND/OR با روش DCVSL
۳. AND/OR با روش CMOS مکمل
۴. XOR/XNOR با روش DCVSL

۲۲- در شکل مقابل سینگنال ورودی که بحرانی است در طراحی باید در کدام قسمت قرار گیرد؟



۱. C
۲. B
۳. D
۴. A

تعداد سوالات: تستی: ۲۵ تشریحی: ۵


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۲۳- زمانهای t_1, t_2, t_3 کدام است؟




۱. t_1 = hold time, t_2 = set up time, t_3 = copy to q output

۲. t_3 = hold time, t_2 = set up time, t_1 = copy to q output

۳. t_2 = hold time, t_1 = set up time, t_3 = copy to q output

۴. t_1 = hold time, t_3 = set up time, t_2 = copy to q output

۲۴- شکل مقابل کدام مدار است:



۱. مونواستابل

۲. آستابل

۳. لچ CMOS

۴. اشمیت تریگر

۲۵- عنصر ذخیره کننده حساس به لبه چه نامیده میشود.

۱. رجیستر

۲. لچ

۳. فیدبک

۴. وارونگر

سوالات تشریحی

۱- ولتاژ آستانه یک ترانزیستور PMOS برابر $-0.6V$ در حالی که ضریب اثر بدنه برابر -0.4 است ولتاژ آستانه را برای $V_{SB} = -2.5V$ و $2FF = 0.8V$ حساب کنید.

۲- در مورد سری شدن وارونگر ها چرا باید حتما درجه ها دارای خاصیت باززایی باشند شرح دهید.

سری سوال : ۱ یک

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰


تعداد سوالات : تستی : ۲۵ تشریحی : ۵

عنوان درس : طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱.۴۰ نمره

۳- برای مسیر بحرانی زیر خازن بار در درجه خروجی 8 برابر درجه اول است. مطلوب است: تلاش منطقی مسیر، بروندهی موثر، برون دهی ها و اندازه درجه ها. (تلاش انشعاب $B=1$)



Gate Type	1	2	3	n
Inverter	1			
NAND		4/3	5/3	$(n+2)/3$
NOR		5/3	7/3	$(2n+1)/3$
Multiplexer		2	2	2
XOR		4	12	

۱.۴۰ نمره

۴- فرض کنید در یک وارونگر خازن گذر از بالا به پایین $CL=0.66fF$ و خازن گذر از پایین به بالا $CL=0.86fF$ و R_{eq} برای NMOS و PMOS بترتیب $12K\Omega$ و $14K\Omega$ باشند تاخیر را حساب کنید. فرض کنید نسبت عرض به کانال برای NMOS و PMOS بترتیب 2 و 3 باشد.

۱.۴۰ نمره

۵- با استفاده از جدول مقدار کل خازن یک آلومینیم نوع سوم با طول طول $30Cm$ و عرض $1\mu m$ را محاسبه کنید

	Field	Active	Poly	A11	A12	A13	A14
Poly	88						
	54						
A11	30	41	57				
	40	47	54				
A12	13	15	17	36			
	25	27	29	45			
A13	8.9	9.4	10	15	41		
	18	19	20	27	49		
A14	6.5	6.8	7	8.9	15	35	
	14	15	15	18	27	45	
A15	5.2	5.4	5.4	6.6	9.1	14	38
	12	12	12	14	19	27	52

$V_{DD}(V)$	1	1.5	2	2.5
NMOS ($k\Omega$)	35	19	15	13
PMOS ($k\Omega$)	115	55	38	31

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: یک ۱

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

	V_{T0} (V)	γ ($V^{0.5}$)	V_{DSAT} (V)	K' (A/V^2)	λ (V^{-1})
NMOS	0.43	0.4	0.63	115×10^{-6}	0.06
PMOS	-0.4	-0.4	-1	-30×10^{-6}	-0.1

فرمول های کتاب:

$$\left(\frac{\text{قیمت ثابت}}{\text{حجم تولید}} \right) + \text{قیمت متغیر برای هر IC} = \text{قیمت برای هر IC}$$

$V_{OH} = \overline{(V_{OL})}$	
$N M_L = V_{IL} - V_{OL}$	
$t_p = \frac{t_{pLH} + t_{pHL}}{2}$	قیمت بسته بندی + قیمت تست تراشه + قیمت تراشه = قیمت متغیر / تعداد خروجی
	$\text{تعداد تراشه بر هر ویفر} = \frac{\pi \times (\text{قطر ویفر}/2)^2}{\text{مساحت تراشه}}$
	$\frac{\pi \times \text{قطر ویفر}}{\sqrt{2 \times \text{مساحت تراشه}}}$
$\Delta T = T_{chip} - T_{env} = \theta Q$	قیمت تراشه = $\frac{\text{قیمت ویفر}}{\text{درصد سالم} \times \text{تعداد تراشه هر ویفر}}$
$R_{eq} = \frac{3V_{DD}}{3I_{DSAT}} (1 - \frac{7}{9} \lambda V_{DD})$	درصد سالم = $\left(1 + \frac{\text{خرابی بر واحد سطح} \times \text{مساحت تراشه}}{\alpha} \right)^{-\alpha}$
$V_{OL} = \overline{(V_{OH})}$ $I_D = I_S (e^{V_D/n\phi_T} - 1)$	$W_j = W_2 - W_1 = \sqrt{\left(\frac{2\epsilon_{si}}{q} \frac{N_A + N_D}{N_A N_D} \right) (\phi_0 - V_D)}$
$N M_H = V_{OH} - V_{IH}$	$C_j = \frac{dQ_j}{dV_D} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D} \right) (\phi_0 - V_D)^{-1}} = \frac{C_{j0}}{\sqrt{1 - V_D/\phi_0}}$
$V_{out}(t) = (1 - e^{-t/\tau})V$	$Q_j = A_D \sqrt{\left(2\epsilon_{si} q \frac{N_A N_D}{N_A + N_D} \right) (\phi_0 - V_D)}$



سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰: تستی: ۶۰: تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵: تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$E_j = \sqrt{\left(\frac{2q}{\epsilon_{si}} \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$\frac{N_G}{t_p} \leq \frac{\Delta T}{\theta E}$
$\phi_0 = \phi_T \ln \left[\frac{N_A N_D}{n_i^2} \right]$	$I_D = I_S (e^{V_D/\phi_T} - 1)$
$C_{j0} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D}\right) \phi_0^{-1}}$	$C_{eq} = \frac{\Delta Q_j}{\Delta V_D} = \frac{Q_j(V_{high}) - Q_j(V_{low})}{V_{high} - V_{low}} = K_{eq} C_j$
$K_{eq} = \frac{(-\phi_0)^m}{(V_{high} - V_{low})(1-m)} \left[(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m} \right]$	
$C_D = \frac{C_{j0}}{(1 - V_D/\phi_0)^m} + \frac{\tau_T I_S}{\phi_T} e^{V_D/n\phi_T}$	$W_d = \sqrt{\frac{2\epsilon_{si} \phi}{q N_A}}$
$Q_d = \sqrt{2q N_A \epsilon_{si} \phi}$	$\phi_F = \phi_T \ln \left(\frac{N_A}{n_i} \right)$
$Q_{B0} = \sqrt{2q N_A \epsilon_{si} 2\phi_F }$	$Q_B = \sqrt{2q N_A \epsilon_{si} (-2)\phi_F + V_{SB} }$
$V_T = V_{T0} + \gamma \sqrt{ (-2)\phi_F + V_{SB} } - \sqrt{ 2\phi_F }$	$\phi_0 = \phi_T \ln \left[\frac{N_A N_D}{n_i^2} \right]$
$\phi_T = \frac{KT}{q}$	$I_D = I_S (e^{\frac{V_D}{\phi_T}} - 1)$
$Q_j = A_D \sqrt{\left(2\epsilon_{si} q \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$W_j = W_2 - W_1 = \sqrt{\left(\frac{2\epsilon_{si}}{q} \frac{N_A + N_D}{N_A N_D}\right) (\phi_0 - V_D)}$
$E_j = \sqrt{\left(\frac{2q}{\epsilon_{si}} \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$C_j = \frac{dQ_j}{dV_D} = \frac{C_{j0}}{\sqrt{1 - \frac{V_D}{\phi_0}}}$
$C_{j0} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D}\right) \phi_0^{-1}}$	$C_{eq} = \frac{\Delta Q_j}{\Delta V_D} = \frac{Q_j(V_{high}) - Q_j(V_{low})}{V_{high} - V_{low}} = K_{eq} C_{j0}$
$K_{eq} = \frac{-\phi_0^m}{(V_{high} - V_{low})(1-m)} \left[(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m} \right]$	$C_D = \frac{C_{j0}}{(1 - \frac{V_D}{\phi_0})^m} + \frac{\tau_T I_S}{\phi_T} e^{\frac{V_D}{n\phi_T}}$
$W_d = \sqrt{\frac{2\epsilon_{si} \phi}{q N_A}}$	$Q_d = \sqrt{2q N_A \epsilon_{si} \phi}$
$\phi_F = -\phi_T \ln \left(\frac{N_A}{n_i} \right)$	$Q_{B0} = \sqrt{2q N_A \epsilon_{si} -2\phi_F }$

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ : تستی : ۶۰ : تشریحی : ۶۰

تعداد سوالات: تستی: ۲۵ : تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$Q_B = \sqrt{2qN_A \epsilon_{si} (-2\phi_F + V_{SB})}$	$V_T = V_{T0} + \gamma(\sqrt{-2\phi_F + V_{SB}} - \sqrt{-2\phi_F})$
$Q_i(x) = -C_{ox} [V_{GS} - V(x) - V_T]$	$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$
$I_D = -v(x)Q_i(x)W$	$v_n = -\mu_n \xi(x) = \mu_n \frac{dV}{dx}$
$I_D dx = \mu_n C_{ox} W (V_{GS} - V - V_T) dV$	$I_D = k'_n \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] = k_n \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$
$k'_n = \mu_n C_{ox} = \frac{\mu_n \epsilon_{ox}}{t_{ox}}$	$W = W_d - \Delta W$
$L = L_d - \Delta L$	$V_{GS} - V_{DS} \leq V_T$
$I_D = \frac{k'_n W}{2 L} (V_{GS} - V_T)^2$	$I_D = I'_D (1 + \lambda V_{DS})$
$v = \frac{\mu_n \xi}{1 + \frac{\xi}{\xi_c}} \text{ for } \xi \leq \xi_c$ $; = v_{sat} \text{ for } \xi \geq \xi_c$	$\kappa(V) = \frac{1}{1 + \frac{V}{\xi_c L}}$
$I_D = \kappa(V_{DS}) \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$	$S = n \left(\frac{KT}{q} \right) \ln(10)$
with $\rightarrow V_{min} = \min(V_{GT}, V_{DS}, V_{DSAT}), V_{GT} = V_{GS} - V_T$	cutoff $\rightarrow C_{GCB} = C_{ox} WL$
$I_{DSAT} = v_{sat} C_{ox} W (V_{GT} - V_{DSAT}) = \kappa(V_{DSAT}) \mu_n C_{ox} \frac{W}{L} \left[V_{GT} V_{DSAT} - \frac{V_{DSAT}^2}{2} \right]$	
$V_{DSAT} = \kappa(V_{GT}) V_{GT}$	$\mu_{n,eff} = \frac{\mu_{n0}}{1 + \eta(V_{GS} - V_T)}$
$v = \mu_n \xi \rightarrow \text{for } \xi \leq \xi_c$	$= v_{sat} = \mu_n \xi_c \rightarrow \text{for } \xi \geq \xi_c$
$I_{DSAT} = v_{sat} C_{ox} W (V_{GS} - V_T - \frac{V_{DSAT}}{2})$	$I_D = I_s e^{\frac{V_{GS}}{nKT}} \left(1 - e^{-\frac{V_{DS}}{KT}} \right)$
$I_D = k'_n \frac{W}{L} \left(V_{GT} V_{min} - \frac{V_{min}^2}{2} \right) (1 + \lambda V_{DS}) \rightarrow \text{for } \rightarrow V_{GT} \geq 0$	$I_D = 0 \rightarrow \text{for } \rightarrow V_{GT} \leq 0$
and $\rightarrow V_T = V_{T0} + \gamma(\sqrt{-2\phi_F + V_{SB}} - \sqrt{-2\phi_F})$	$C_{GC} = C_{ox} WL$

$$R_{eq} = \text{average}_{t=t_1, \dots, t_2} (R_{on}(t)) = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} R_{on}(t) dt = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} \frac{V_{DS}(t)}{I_D(t)} dt \approx \frac{1}{2} (R_{on}(t_1) + R_{on}(t_2))$$

سری سوال : یک ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

عنوان درس : (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$$R_{eq} = \frac{1}{\frac{V_{DD}}{2}} \int_{\frac{V_{DD}}{2}}^{V_{DD}} \frac{V}{I_{DSAT}(1+\lambda V)} dV \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{7}{9} \lambda V_{DD}\right)$$

$$R_{eq} = \frac{1}{2} \left(\frac{V_{DD}}{I_{DSAT}(1+\lambda V_{DD})} + \frac{\frac{V_{DD}}{2}}{I_{DSAT}(1+\lambda \frac{V_{DD}}{2})} \right) \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{5}{6} \lambda V_{DD}\right)$$

with $\rightarrow I_{DSAT} = k' \frac{W}{L} (V_{DD} - V_T) V_{DSAT} - \frac{V_{DSAT}^2}{2}$

$$C_{GSO} = C_{GDO} = C_{ox} x_d W = C$$

$$C_G = C_{ox} WL + 2C_o W$$

resistive $\rightarrow C_{GCS} = \frac{C_{ox} Wl}{2}$

$$C_{GCD} = \frac{C_{ox} WL}{2}$$

$$C_{GC} = C_{ox} WL$$

$$C_G = C_{ox} WL + 2C_o W$$

saturation $\rightarrow C_{GCS} = \frac{2}{3} C_{ox} Wl$

$$C_{GC} = \frac{2}{3} C_{ox} WL$$

$$C_G = \frac{2}{3} C_{ox} WL + 2C_o W$$

$$I = C_G (V_{GS}) \frac{dV_{GS}}{dt}$$

$$C_G (V_{GS}) = \frac{I}{\frac{dV_{GS}}{dt}}$$

$$C_{bottom} = C_j WL_s$$

$$C_{sw} = C'_{jsw} x_j (W + 2L_s)$$

$$t_{sc} = \frac{V_{DD} - 2V_T}{V_{DD}} \times \frac{t_r(f)}{0.8}$$

$$C_{diff} = C_{bottom} + C_{sw} = C_j \times AREA + C_{jsw} \times PERIMETRI$$

$$C_{GS} = C_{GCS} + C_{GSO}$$

$$C_{GD} = C_{GCD} + C_{GDO}$$

$$C_{GB} = C_{GCB}$$

$$C_{SB} = C_{Sdiff}$$

$$C_{DB} = C_{Ddiff}$$

$$R_{S,D} = \frac{L_{S,D}}{W} R_{\square} + R_C$$

$$C_{wire} = C_{pp} + C_{finger} = \frac{W \epsilon_{di}}{t_{di}} + \frac{2\pi \epsilon_{di}}{\log\left(\frac{2t_{di}}{H+1}\right)}$$

$$C_{int} = \frac{\epsilon_{di}}{t_{di}} WL$$

$$R = \frac{\rho L}{A} = \frac{\rho L}{HW}$$

$$\delta = \sqrt{\frac{p}{\pi f \mu}}$$

$$r(f) = \frac{\sqrt{\pi f \mu p}}{2(H+W)}$$

$$f_s = \frac{4p}{\pi \mu (\max(W,H))^2}$$

$$CL = \epsilon \mu$$

$$\vartheta = \frac{1}{\sqrt{LC}} = \frac{1}{\sqrt{\epsilon \mu}} = \frac{C_0}{\sqrt{\epsilon_r t}}$$



سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$\frac{E}{E_{ref}} = \left(\frac{V_{DD}}{V_{ref}}\right)^2 \left(\frac{2 + 2f + F}{4 + F}\right)$	$E_{dp} = t_{sc} V_{DD} I_{peak}; P_{dp} = C_{sc} V_{DD}^2 f$
$P_{tot} = P_{dyn} + P_{dp} + P_{stat} = (C_L V_{DD}^2 + V_{DD} I_{peak} t_s) f_{0 \rightarrow 1} + V_{DD} I_{leak}$	
$V_{T_s} = V_T + V_{DSAT}/2; t_p \approx \frac{\alpha C_L V_{DD}}{V_{DD} - V_{T_s}}; PDP = \frac{C_L V_{DD}^2}{2}; EDP = PDP \times t_p$	
$t_p = \alpha_1 F I + \alpha_2 F I^2 + \alpha_3 F O$	$h = \sqrt[N]{FG} = \sqrt[N]{H}$
$\alpha_{0 \rightarrow 1} = \frac{N_0(2^N - N_0)}{2^{2N}}$	AND GATE: $\alpha_{0 \rightarrow 1} = (1 - P_A P_B) P_A P_B$
OR GATE: $\alpha_{0 \rightarrow 1} = (1 - P_A)(1 - P_B)[1 - (1 - P_A)(1 - P_B)]$	
XOR GATE: $\alpha_{0 \rightarrow 1} = [1 - (P_A + P_B - 2P_A P_B)](P_A + P_B - 2P_A P_B)$	
$R_n \approx \frac{V_{DD} - V_{out}}{k_n(V_{DD} - V_{out} - V_{Tn})V_{DSAT}}; R_p \approx \frac{1}{k_p(V_{DD} - V_{Tp})}$	$V_{OL} \approx \frac{\mu_p W_p}{\mu_n W_n} \cdot V_{DSAT} $
$T \geq t_{c-q} + t_{plogic} + t_{su}; t_{cdregister} + t_{cdlogic} \geq t_{hold}; t_{hold} \geq t_{overlap} - 1$	
$t_p = 0.69 \left[CR_{sq} \frac{n(m+1)}{2} \right] + \left(\frac{n}{m} - 1 \right) t_{buf}; m_{opt} = 1.7 \sqrt{\frac{t_{pbuf}}{CR_{sq}}}$	
$I_{leakage} = I_S 10^{\frac{V_{GS} - V_{Th}}{s}} \left(1 - 10^{\frac{nV_{DS}}{s}} \right)$	$V_X \approx V_{th} \ln(1 + n)$
$T_{min} = t_{c-q} + t_{pd,logic} + t_{su}$	$\frac{C_a}{C_L} = \frac{V_{Tn}}{V_{DD} - V_{Tn}}$

شماره سوال	پاسخ صحیح	وضعیت کلید
1	ب	عادی
2	ج	عادی
3	د	عادی
4	الف	عادی
5	ب	عادی
6	ج	عادی
7	ج	عادی
8	ج	عادی
9	ب	عادی
10	ب	عادی
11	الف	عادی
12	د	عادی
13	الف	عادی
14	ب	عادی
15	ب	عادی
16	د	عادی
17	ب	عادی
18	الف	عادی
19	ج	عادی
20	الف	عادی
21	د	عادی
22	د	عادی
23	ج	عادی
24	د	عادی
25	الف	عادی

95-96-1



تعداد سوالات: تستی: ۲۰ تشریحی: ۴

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: یک ۱

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

استفاده از ماشین حساب ساده، ماشین حساب مهندسی مجاز است

۱- برای افزایش بروندهی دریچه ها باید مقاومت ورودی دریچه ها و مقاومت خروجی دریچه ها بترتیب چگونه باید باشد؟

۱. زیاد - کم ۲. کم - کم ۳. کم - زیاد ۴. زیاد - زیاد

۲- فرض کنید قطر ویفر 10 اینچ، مساحت تراشه 1.5 cm^2 و $\alpha=3$ و چگالی خرابی 2 خرابی بر سانتیمتر مربع باشد درصد سالم این فرایند CMOS رایباید. 2.54 cm یک اینچ

۱. 9 ۲. 20 ۳. 12 ۴. 30

۳- دریچه های کوچکتر..... هستند و توان مصرف میکنند. در ضمن کل خازن دریچه که یکی از عوامل مهم در عملکرد مدار است اغلب با کاهش مساحت می شود.

۱. کندتر-بیشتر-زیاد ۲. سریعتر-کمتری-کم ۳. کندتر-کمتر-زیاد ۴. سریعتر-بیشتر-زیاد

۴- حاشیه نویز بالا و پایین با مقادیر $v_{ih}=4, v_{il}=2, v_{oh}=7, v_{ol}=1$ چقدر است؟

۱. $N_{ml}=3, N_{mh}=1$ ۲. $N_{ml}=5, N_{mh}=1$
۳. $N_{ml}=1, N_{mh}=5$ ۴. $N_{ml}=1, N_{mh}=3$

۵- اگر مقاومت گرمایی دریچه برابر $25^\circ\text{C}/\text{W}$ و انرژی سوئینگ هر دریچه برابر 0.1 pJ و سرعت هر دریچه 1 ns باشد، حداکثر دریچه هایی که می توانند باهم کار کنند را در حداکثر اختلاف دمای محیط و تراشه برابر 100°C حساب کنید.

۱. 400000 ۲. 200000 ۳. 40000 ۴. 20000

۶- قبل از نشاندن هر لایه اضافی فلز روی عایق SiO_2 چه عملی باید انجام داد؟

۱. تسطیح ۲. زدایش ۳. لایه نشانی ۴. کاشت یونی

۷- گستره دمایی مجاز برای افزاره های تجاری و نظامی بترتیب کدام است؟

۱. 0 تا 70 و -55 تا 125 ۲. 0 تا 60 و 0 تا 200
۳. 0 تا 50 و 0 تا 100 ۴. 0 تا 100 و -20 تا 200

۸- در قسمت ظهور فتوزیست و پخت همین که نور دهی تمام شد ویفر را در محلول ... قرار میدهند تا نواحی حل شود سپس ویفر را در دمای ... قرار میدهند تا باقی مانده ی فتوزیست سفت شود.

۱. اسید یا باز-پایین ۲. اسید یا باز-بالا ۳. فقط اسید -بالا ۴. فقط باز-پایین

تعداد سوالات: تستی: ۲۰ تشریحی: ۴

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۹- ولتاژ آستانه یک Pmos برابر $0.4V$ است. در حالیکه ضریب اثر بدنه برابر -0.4 است، ولتاژ آستانه را برای $V_{SB} = -2.5V$ و $\phi_F = 0.6V$ حساب کنید؟

۱. $0.8V$ ۲. $0.78V$ ۳. $0.79V$ ۴. $0.81V$

۱۰- مزیت اصلی روش MCM در بسته بندی تراشه چیست؟

۱. ایجاد عملکرد سریع
۲. ثابت نگه داشتن چگالی
۳. باعث افت چگالی بسته بندی
۴. افزایش چگالی بسته بندی

۱۱- دوبرابر کردن تراز سیتدر در مقاومت آن چه تاثیری دارد؟

۱. ثابت باقی میماند ۲. ۴ برابر میشود
۳. رابطه ای ندارد ۴. نصف میشود

۱۲- ولتاژ داخلی پیوند p-n را اگر $10^{14} = N_A$ (اتم بر سانتیمتر مکعب) و $10^{15} = N_D$ باشد در $300^\circ K$ کنید.

۱. 160 ۲. 329 ۳. 316 ۴. 239

۱۳- ولتاژ آستانه یک ترانزیستور nmos برابر $0.5V$ است در حالی که ضریب اثر بدنه برابر 0.5 است ولتاژ آستانه را برای $V_{SB} = 2.5$ و $\phi_F = 0.8$ حساب کنید.

۱. $0/8$ ۲. $0/9$ ۳. $0/861$ ۴. $0/961$

۱۴- در خط بدون اتلاف، امپدانس خط تابع کدام مورد نمی باشد؟

۱. محیط دی الکتریک ۲. ابعاد سیم رسانا
۳. فرکانس ۴. هیچکدام

۱۵- مدل rlc گسترده سیم در سیم بندی مدارهای مجتمع را چه می نامند؟

۱. خط انتقال ۲. مدار تقریب
۳. خط انتشار ۴. هیچ کدام

تعداد سوالات: تستی: ۲۰ تشریحی: ۴


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱۶- تاخیر المور برای شبکه زیر کدام است؟



۱. $T_{di} = (R1+R2)C1 + (R1+R2)C2 + (R1+R2+R4)C4 + (R1+R2+R4+R5+Ri)c5$
۲. $T_{di} = (R1+R2)C1 + (R1+R2)C2 + (R1+R2+R4)C4 + (R1+R2+R4 + Ri)c5$
۳. $T_{di} = (R1+R2)C1 + (R1+R2+R3)C2 + (R1+R2+R4)C4 + (R1+R2+R4+R5+Ri)c5$
۴. $T_{di} = (R1+R2)C1 + (R1+R2)C2 + (R1+R2+R4+R5)C4 + (R1+R2+R4+R5+Ri)c5$

۱۷- کدام جمله درست است؟

۱. انرژی تلف شده در هر چرخه سوئیچینگ دو برابر حاصلضرب تاخیر - توان است.
۲. انرژی تلف شده در هر چرخه سوئیچینگ برابر حاصلضرب تاخیر - توان است.
۳. انرژی تلف شده در هر چرخه سوئیچینگ ۳ برابر حاصلضرب تاخیر - توان است.
۴. انرژی تلف شده در هر چرخه سوئیچینگ ۴ برابر حاصلضرب تاخیر - توان است.

۱۸- با توجه به فرمول $\alpha_0 = 1 - N_0(2n - N_0)/22N$ احتمال تغییر حالت خروجی در یک دریچه NOR دو ورودی CMOS ایستا چند است؟

۱. 3/16
۲. 2/16
۳. 1/4
۴. 5/16

سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۴

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱۹- مدار زیر که لایوت یک مدار CPL است خروجی Y چیست؟




۲. NAND چهار ورودی

۱. NOR چهار ورودی

۴. OR چهار ورودی

۳. AND چهار ورودی

۲۰- مدار زیر چیست؟



۱. رجیستر پایه - پیرو حساس به لبه منفی با استفاده از فلیپ فلاپ

۲. رجیستر پایه - پیرو حساس به لبه مثبت با استفاده از مدار AND

۳. رجیستر پایه - پیرو حساس به لبه مثبت با استفاده از فلیپ فلاپ

۴. رجیستر پایه - پیرو حساس به لبه منفی با استفاده از مدار AND

تعداد سوالات: تستی: ۲۰: تشریحی: ۴

زمان آزمون (دقیقه): تستی: ۶۰: تشریحی: ۶۰

سری سوال: ۱: یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

سوالات تشریحی

۱- با استفاده از جدول زیر مقدار کل خازن یک آلومینیم نوع دو را با طول 20cm و پهنای 2mm را بدست آورید. ۱.۷۵ نمره

	Field	Active	Poly	Al1	Al2	Al3	Al4
Poly	88						
	54						
Al1	30	41	57				
	40	47	54				
Al2	13	15	17	36			
	25	27	29	45			
Al3	8.9	9.4	10	15	41		
	18	19	20	27	49		
Al4	6.5	6.8	7	8.9	15	35	
	14	15	15	18	27	45	
Al5	5.2	5.4	5.4	6.6	9.1	14	38
	12	12	12	14	19	27	52

۱.۷۵ نمره

۲- اتصال اتوماتیک نواری (TAB) را با رسم شکل توضیح دهید.

۱.۷۵ نمره

۳- یک ترانزیستور MOS با پارامترهای زیر را در نظر بگیرید.

$$C_O = 3 \times 10^{-10} \text{ F/m}, C_{j0} = 2 \times 10^{-3} \text{ F/m}^2, C_{jsw0} = 2.75 \times 10^{-10}$$

$$t_{ox} = 6 \text{ nm}, L = 0.24 \mu\text{m}, W = 0.36 \mu\text{m}, L_D = L_S = 0.625 \mu\text{m},$$

مقدار همه خازن ها در بایاس صفر را بدست آورید.

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰


تعداد سوالات: تستی: ۲۰ تشریحی: ۴

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱.۷۵ نمره

۴- مدار لایوت زیر را رسم کنید.



Operation Region	C_{GCB}	C_{GCS}	C_{GCD}	C_{GC}	C_G
Cutoff	$C_{ox}WL$	0	0	$C_{ox}WL$	$C_{ox}WL + 2C_oW$
Resistive	0	$C_{ox}WL/2$	$C_{ox}WL/2$	$C_{ox}WL$	$C_{ox}WL + 2C_oW$
Saturation	0	$(2/3)C_{ox}WL$	0	$(2/3)C_{ox}WL$	$(2/3)C_{ox}WL + 2C_oW$

V_{DD} (V)	1	1.5	2	2.5
NMOS (k Ω)	35	19	15	13
PMOS (k Ω)	115	55	38	31

	V_{T0} (V)	γ (V ^{0.5})	V_{DSAT} (V)	K' (A/V ²)	λ (V ⁻¹)
NMOS	0.43	0.4	0.63	115×10^{-6}	0.06
PMOS	-0.4	-0.4	-1	-30×10^{-6}	-0.1

فرمول های کتاب:

تعداد سوالات: تستی: ۲۰: تشریحی: ۴

زمان آزمون (دقیقه): تستی: ۶۰: تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$$\left(\frac{\text{قیمت ثابت}}{\text{حجم تولید}} \right) + \text{قیمت متغیر برای هر IC} = \text{قیمت برای هر IC}$$

$$V_{OH} = \overline{(V_{OL})}$$

$$NM_L = V_{1L} - V_{OL}$$

$$t_p = \frac{t_{pLH} + t_{pHL}}{2}$$

$$\text{قیمت بسته بندی} + \text{قیمت تست تراشه} + \text{قیمت تراشه} = \text{قیمت متغیر}$$

$$\text{تعداد خروجی}$$

$$\text{تعداد تراشه بر هر ویفر} = \frac{\pi \times \text{قطر ویفر} \times \left(\frac{\text{قطر ویفر}}{2}\right)^2}{\text{مساحت تراشه}}$$

$$\Delta T = T_{chip} - T_{env} = \theta Q$$

$$\text{قیمت تراشه} = \frac{\text{قیمت ویفر}}{\text{درصد سالم} \times \text{تعداد تراشه هر ویفر}}$$

$$\text{درصد سالم} = \left(1 + \frac{\text{خرابی بر واحد سطح} \times \text{مساحت تراشه}}{\alpha} \right)^{-\alpha}$$

$$R_{eq} = \frac{3V_{DD}}{3I_{DSAT}} \left(1 - \frac{7}{9} \lambda V_{DD} \right)$$

$$W_j = W_2 - W_1 = \sqrt{\left(\frac{2\epsilon_{si} N_A + N_D}{q} \right) (\phi_0 - V_D)}$$

$$V_{OL} = \overline{(V_{OH})}$$

$$I_D = I_S (e^{V_D/n\phi_T} - 1)$$

$$C_j = \frac{dQ_j}{dV_D} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D} \right) (\phi_0 - V_D)^{-1}} = \frac{C_{j0}}{\sqrt{1 - V_D/\phi_0}}$$

$$NM_H = V_{OH} - V_{IH}$$

$$Q_j = A_D \sqrt{\left(2\epsilon_{si} q \frac{N_A N_D}{N_A + N_D} \right) (\phi_0 - V_D)}$$

$$V_{out}(t) = (1 - e^{-t/\tau})V$$

$$E_j = \sqrt{\left(\frac{2q}{\epsilon_{si}} \frac{N_A N_D}{N_A + N_D} \right) (\phi_0 - V_D)}$$

$$\frac{N_G}{t_p} \leq \frac{\Delta T}{\theta E}$$

$$\phi_0 = \phi_T \ln \left[\frac{N_A N_D}{n i^2} \right]$$

$$I_D = I_S (e^{V_D/\phi_T} - 1)$$

$$C_{j0} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D} \right) \phi_0^{-1}}$$

$$C_{eq} = \frac{\Delta Q_j}{\Delta V_D} = \frac{Q_j(V_{high}) - Q_j(V_{low})}{V_{high} - V_{low}} = K_{eq} C_{jt}$$

$$K_{eq} = \frac{(-\phi_0)^m}{(V_{high} - V_{low})(1 - m)} \left[(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m} \right]$$

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ : تستی : ۶۰ : تشریحی : ۶۰

تعداد سوالات: تستی: ۲۰ : تشریحی: ۴

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$C_D = \frac{C_{j0}}{(1 - V_D/\phi_0)^m} + \frac{T_t I_s}{\phi_T} e^{V_D/n\phi_T}$	$W_d = \sqrt{\frac{2\epsilon_{si}\phi}{qN_A}}$
$Q_d = \sqrt{2qN_A\epsilon_{si}\phi}$	$\phi_F = \phi_T \ln\left(\frac{N_A}{n_i}\right)$
$Q_{B0} = \sqrt{2qN_A\epsilon_{si} 2\phi_F }$	$Q_B = \sqrt{2qN_A\epsilon_{si} (-2)\phi_F + V_{SE} }$
$V_T = V_{T0} + \gamma\sqrt{ (-2)\phi_F + V_{SB} } - \sqrt{ 2\phi_F }$	$\phi_0 = \phi_T \ln\left[\frac{N_A N_D}{n_i^2}\right]$
$\phi_T = \frac{KT}{q}$	$I_D = I_s (e^{\frac{V_D}{\phi_T}} - 1)$
$Q_j = A_D \sqrt{(2\epsilon_{si}q \frac{N_A N_D}{N_A + N_D})(\phi_0 - V_D)}$	$W_j = W_2 - W_1 = \sqrt{(\frac{2\epsilon_{si}}{q} \frac{N_A + N_D}{N_A N_D})(\phi_0 - V_D)}$
$E_j = \sqrt{(\frac{2q}{\epsilon_{si}} \frac{N_A N_D}{N_A + N_D})(\phi_0 - V_D)}$	$C_j = \frac{dQ_j}{dV_D} = \frac{C_{j0}}{\sqrt{1 - \frac{V_D}{\phi_0}}}$
$C_{j0} = A_D \sqrt{(\frac{\epsilon_{si}q}{2} \frac{N_A N_D}{N_A + N_D})\phi_0^{-1}}$	$C_{eq} = \frac{\Delta Q_j}{\Delta V_D} = \frac{Q_j(V_{high}) - Q_j(V_{low})}{V_{high} - V_{low}}$
$K_{eq} = \frac{-\phi_0^m}{(V_{high} - V_{low})(1-m)} [(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m}]$	$C_D = \frac{C_{j0}}{(1 - \frac{V_D}{\phi_0})^m} + \frac{\tau_T I_s}{\phi_T} e^{\frac{V_D}{n\phi_T}}$
$W_d = \sqrt{\frac{2\epsilon_{si}\phi}{qN_A}}$	$Q_d = \sqrt{2qN_A\epsilon_{si}\phi}$
$\phi_F = -\phi_T \ln\left(\frac{N_A}{n_i}\right)$	$Q_{B0} = \sqrt{2qN_A\epsilon_{si} 2\phi_F }$
$Q_B = \sqrt{2qN_A\epsilon_{si}(-2\phi_F + V_{SB})}$	$V_T = V_{T0} + \gamma(\sqrt{ -2\phi_F + V_{SB} } - \sqrt{ -2\phi_F })$
$Q_i(x) = -C_{ox} [V_{GS} - V(x) - V_T]$	$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$
$I_D = -v(x)Q_i(x)W$	$v_n = -\mu_n \xi(x) = \mu_n \frac{dV}{dx}$
$I_D dx = \mu_n C_{ox} W (V_{GS} - V - V_T) dV$	$I_D = k'_n \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] = k_n \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$
$k'_n = \mu_n C_{ox} = \frac{\mu_n \epsilon_{ox}}{t_{ox}}$	$W = W_d - \Delta W$

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۴

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$L = L_d - \Delta L$	$V_{GS} - V_{DS} \leq V_T$
$I_D = \frac{k'_n W}{2 L} (V_{GS} - V_T)^2$	$I_D = I'_D (1 + \lambda V_{DS})$
$v = \frac{\mu_n \xi}{1 + \frac{\xi}{\xi_c}} \text{ for } \xi \leq \xi_c$; $= v_{sat} \text{ for } \xi \geq \xi_c$	$\kappa(V) = \frac{1}{1 + \frac{V}{\xi_c L}}$
$I_D = \kappa(V_{DS}) \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$	$S = n \left(\frac{KT}{q} \right) \ln(10)$
with $\rightarrow V_{min} = \min(V_{GT}, V_{DS}, V_{DSAT}), V_{GT} = V_{GS} - V_T$	cutoff $\rightarrow C_{GCB} = C_{ox} WL$
$I_{DSAT} = v_{sat} C_{ox} W (V_{GT} - V_{DSAT}) = \kappa(V_{DSAT}) \mu_n C_{ox} \frac{W}{L} \left[V_{GT} V_{DSAT} - \frac{V_{DSAT}^2}{2} \right]$	
$V_{DSAT} = \kappa(V_{GT}) V_{GT}$	$\mu_{n,eff} = \frac{\mu_{n0}}{1 + \eta(V_{GS} - V_T)}$
$v = \mu_n \xi \rightarrow \text{for } \xi \leq \xi_c$	$= v_{sat} = \mu_n \xi_c \rightarrow \text{for } \xi \geq \xi_c$
$I_{DSAT} = v_{sat} C_{ox} W (V_{GS} - V_T - \frac{V_{DSAT}}{2})$	$I_D = I_s e^{\frac{V_{GS}}{nKT}} \left(1 - e^{-\frac{V_{DS}}{KT}} \right)$
$I_D = k' \frac{W}{L} \left(V_{GT} V_{min} - \frac{V_{min}^2}{2} \right) (1 + \lambda V_{DS}) \rightarrow \text{for } \rightarrow V_{GT} \geq 0$	$I_D = 0 \rightarrow \text{for } \rightarrow V_{GT} \leq 0$
and $\rightarrow V_T = V_{T0} + \gamma \left(\sqrt{ -2\phi_F + V_{SB} } - \sqrt{ -2\phi_F } \right)$	$C_{GC} = C_{ox} WL$
$R_{eq} = \text{average}_{t=t_1 \dots t_2} (R_{on}(t)) = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} R_{on}(t) dt = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} \frac{V_{DS}(t)}{I_D(t)} dt \approx \frac{1}{2} (R_{on}(t_1) + R_{on}(t_2))$	
$R_{eq} = \frac{1}{-\frac{V_{DD}}{2}} \int_{\frac{V_{DD}}{2}}^{V_{DD}} \frac{V}{I_{DSAT} (1 + \lambda V)} dV \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{7}{9} \lambda V_{DD} \right)$	
$R_{eq} = \frac{1}{2} \left(\frac{V_{DD}}{I_{DSAT} (1 + \lambda V_{DD})} + \frac{V_{DD}}{I_{DSAT} (1 + \lambda \frac{V_{DD}}{2})} \right) \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{5}{6} \lambda V_{DD} \right)$	
with $\rightarrow I_{DSAT} = k' \frac{W}{L} \left((V_{DD} - V_T) V_{DSAT} - \frac{V_{DSAT}^2}{2} \right)$	$C_{GSO} = C_{GDO} = C_{ox} x_d W = C_o W$
$C_G = C_{ox} WL + 2C_o W$	resistive $\rightarrow C_{GCS} = \frac{C_{ox} WL}{2}$

تعداد سوالات: تستی: ۲۰: تشریحی: ۴

زمان آزمون (دقیقه): تستی: ۶۰: تشریحی: ۶۰

سری سوال: یک: ۱

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$C_{GCD} = \frac{C_{ox}WL}{2}$	$C_{GC} = C_{ox}WL$
$C_G = C_{ox}WL + 2C_oW$	$saturation \rightarrow C_{GCS} = \frac{2}{3}C_{ox}WL$
$C_{GC} = \frac{2}{3}C_{ox}WL$	$C_G = \frac{2}{3}C_{ox}WL + 2C_oW$
$I = C_G(V_{GS}) \frac{dV_{GS}}{dt}$	$C_G(V_{GS}) = \frac{I}{\frac{dV_{GS}}{dt}}$
$C_{bottom} = C_jWL_s$	$C_{sw} = C'_{jsw} x_j (W + 2L_s)$
$t_{sc} = \frac{V_{DD} - 2V_T}{V_{DD}} \times \frac{t_r(f)}{0.8}$	$C_{diff} = C_{bottom} + C_{sw} = C_j \times AREA + C_{jsw} \times PERIMETER$
$C_{GS} = C_{GCS} + C_{GSO}$	$C_{GD} = C_{GCD} + C_{GDO}$
$C_{GB} = C_{GCB}$	$C_{SB} = C_{Sdiff}$
$C_{DB} = C_{Ddiff}$	$R_{S,D} = \frac{L_{S,D}}{W} R_{\square} + R_C$
$C_{wire} = C_{pp} + C_{finger} = \frac{W\varepsilon_{di}}{t_{di}} + \frac{2\pi\varepsilon_{di}}{\log\left(\frac{2t_{di}}{H+1}\right)}$	$C_{int} = \frac{\varepsilon_{di}}{t_{di}}WL$
$R = \frac{\rho L}{A} = \frac{\rho L}{HW}$	$\delta = \sqrt{\frac{p}{\pi f \mu}}$
$r(f) = \frac{\sqrt{\pi f \mu p}}{2(H+W)}$	$f_s = \frac{4p}{\pi \mu (\max(W,H))^2}$
$CL = \varepsilon \mu$	$\vartheta = \frac{1}{\sqrt{LC}} = \frac{1}{\sqrt{\varepsilon \mu}} = \frac{C_0}{\sqrt{\varepsilon_r \mu r}}$
$V_{out(t)} = 2\text{erf}\left(\sqrt{\frac{RC}{4t}}\right)$ $T_{DN} = \frac{RC}{2} = \frac{rCL^2}{2}$	$L_{crit} = \sqrt{\frac{tp_{gate}}{0.38rc}}$
$\frac{\partial^2 \vartheta}{\partial x^2} = r_c \frac{\partial \vartheta}{\partial t} + I_c \frac{\partial^2 \vartheta}{\partial t^2}$	$NL = F \cdot TD$
$\rho = \frac{V_{ref}}{V_{inc}} = \frac{I_{ref}}{I_{inc}} = \frac{R - Z_0}{R + Z_0}$	$V = V_{inc}(1 + \rho)$
$I = I_{inc}(1 - \rho)$	$\frac{V_{Step(x)}}{V_{Step(0)}} = e^{\frac{-r}{2Z_0}x}$
$K_n V_{DSATn} \left(V_M - V_{Tn} - \frac{V_{DSATn}}{2} \right) + K_p V_{DSATp} \left(V_M - V_{DD} - V_{Tp} - \frac{V_{DSATp}}{2} \right) = 0$	



سری سوال : یک ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۰ تشریحی : ۴

عنوان درس : (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$$V_M = \frac{(V_{Tn} + \frac{V_{DSATn}}{2}) + r(V_{DD} + V_{Tp} + \frac{V_{DSATp}}{2})}{1+r} \approx \frac{rV_{DD}}{1+r}; r = \frac{k_p V_{DSATp}}{k_n V_{DSATn}}$$

$$\frac{(W/L)_p}{(W/L)_n} = \frac{k'_n V_{DSATn} (V_M - V_{Tn} - \frac{V_{DSATn}}{2})}{k'_p V_{DSATp} (V_{DD} - V_M + V_{Tp} + \frac{V_{DSATp}}{2})}$$

$$NM_H = V_{DD} - V_{IH}; NM_L = V_{IL}$$

$$V_M = \frac{V_{Tn} + r(V_{DD} + V_{Tp})}{1+r}; r = \sqrt{\frac{-K_p}{K_n}}$$

$$t_p^i = t_{step}^i + t_{step}^{i-1}$$

$$V_{IH} - V_{IL} = -\frac{(V_{OH} - V_{OL})}{g} = \frac{-V_{DD}}{g}$$

$$V_{IH} = V_M - \frac{V_M}{g}; V_{IL} = V_M + \frac{V_{DD} - V_M}{g}$$

$$g = -\frac{1}{I_D(V_M)} \frac{k_n V_{DSATn} + k_p V_{DSATp}}{\lambda_n - \lambda_p} \approx \frac{1+r}{(V_M - V_{Tn} - \frac{V_{DSATn}}{2})(\lambda_n - \lambda_p)}$$

$$C_{eq} = K_{eq} C_{j0}; K_{eq} = \frac{-\phi_0^m}{(V_{high} - V_{low})^{(1-m)}} [(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m}]$$

$$C_{fanout} = C_{gate}(NMOS) + C_{gate}(PMOS) = (C_{GSON} + C_{GDON} + W_n L_n C_{ox}) + (C_{G SOP} + C_{G DOP} + W_p L_p C_{ox})$$

$$V_{DDmin} > 2 \dots 4 \frac{Kt}{q}$$

$$g = -\left(\frac{Kt}{q}\right) (e^{2\phi/T} - 1)$$

$$t_{pHL} = 0.69 R_{eqn} C_L; t_{pLH} = 0.69 R_{eqp} C_L; t_p = 0.69 C_L \left(\frac{R_{eqn} + R_{eqp}}{2}\right)$$

$$t_{pHL} \approx 0.52 \left(\frac{C_L}{(W/L)_n k'_n V_{DSATn}}\right)$$

$$C_L = (C_{dp1} + C_{dn1}) + (C_{gp2} + C_{gn2}) + C_W$$

$$C_{int} = \gamma C_g; t_p = t_{p0} \left(1 + \frac{C_{ext}}{\gamma C_g}\right) = t_{p0} \left(1 + \frac{f}{\gamma}\right); f = \sqrt[N]{\frac{C_L}{C_{g,1}}} = \sqrt[N]{F}$$

$$E_{VDD} = C_L V_{DD}^2; E_C = C_L V_{DD}^2 / 2$$

$$P_{dyn} = C_L V_{DD}^2 f_{0 \rightarrow 1} = C_L V_{DD}^2 P_{0 \rightarrow 1} f = C_{EFF} V_{DD}^2 f$$

$$\frac{E}{E_{ref}} = \left(\frac{V_{DD}}{V_{ref}}\right)^2 \left(\frac{2 + 2f + F}{4 + F}\right)$$

$$E_{dp} = t_{sc} V_{DD} I_{peak}; P_{dp} = C_{sc} V_{DD}^2 f$$

$$P_{tot} = P_{dyn} + P_{dp} + P_{stat} = (C_L V_{DD}^2 + V_{DD} I_{peak} t_s) f_{0 \rightarrow 1} + V_{DD} I_{leak}$$

$$V_{Te} = V_T + V_{DSAT} / 2; t_p \approx \frac{\alpha C_L V_{DD}}{V_{DD} - V_{Te}}; PDP = \frac{C_L V_{DD}^2}{2}; EDP = PDP \times t_p$$

$$t_p = \alpha_1 F I + \alpha_2 F I^2 + \alpha_3 F O$$

$$h = \sqrt[N]{FG} = \sqrt[N]{H}$$

$$\alpha_{0 \rightarrow 1} = \frac{N_0(2^N - N_0)}{2^{2N}}$$

$$\text{AND GATE: } \alpha_{0 \rightarrow 1} = (1 - P_A P_B) P_A P_B$$

$$\text{OR GATE: } \alpha_{0 \rightarrow 1} = (1 - P_A)(1 - P_B)[1 - (1 - P_A)(1 - P_B)]$$

$$\text{XOR GATE: } \alpha_{0 \rightarrow 1} = [1 - (P_A + P_B - 2P_A P_B)](P_A + P_B - 2P_A P_B)$$

سری سوال : یک ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۰ تشریحی : ۴

عنوان درس : (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$R_n \approx \frac{V_{DD} - V_{out}}{k_n(V_{DD} - V_{out} - V_{Tn})V_{DSAT}} ; R_p \approx \frac{1}{k_p(V_{DD} - V_{Tp})}$	$V_{OL} \approx \frac{\mu_p W_p}{\mu_n W_n} \cdot V_{DSAT} $
$T \geq t_{c-q} + t_{plogic} + t_{su} ; t_{cdregister} + t_{cdlogic} \geq t_{hold} ; t_{hold} \geq t_{overlap} - 1$	
$t_p = 0.69 \left[CR_{sq} \frac{n(m+1)}{2} \right] + \left(\frac{n}{m} - 1 \right) t_{buf} ; m_{opt} = 1.7 \sqrt{\frac{t_{pbuf}}{CR_{sq}}}$	
$I_{leakage} = I_S 10^{\frac{V_{GS} - V_{Th}}{s}} \left(1 - 10^{\frac{nV_{DS}}{s}} \right)$	$V_X \approx V_{th} \ln(1 + n)$
$T_{min} = t_{c-q} + t_{pd,logic} + t_{su}$	$\frac{C_a}{C_L} = \frac{V_{Tn}}{V_{DD} - V_{Tn}}$

SoalatPNU.ir
مستقیماً از سایت ما خرید کنید

شماره سوال	پاسخ صحیح	وضعیت کلید
1	الف	عادی
2	ج	عادی
3	ب	عادی
4	د	عادی
5	الف	عادی
6	الف	عادی
7	الف	عادی
8	الف	عادی
9	ج	عادی
10	د	عادی
11	د	عادی
12	د	عادی
13	د	عادی
14	ج	عادی
15	الف	عادی
16	ب	عادی
17	الف	عادی
18	الف	عادی
19	ج	عادی
20	ج	عادی

سری سوال : یک ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۰ تشریحی : ۴

عنوان درس : (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

استفاده از ماشین حساب ساده مجاز است

سوالات تشریحی

نمره ۱.۷۵

۱- صفحه 200

نمره ۱.۷۵

۲- صفحه 300

نمره ۱.۷۵

۳- صفحه 400

نمره ۱.۷۵

۴- صفحه 500

Operation Region	C_{GCB}	C_{GCS}	C_{GCD}	C_{GC}	C_G
Cutoff	$C_{ox}WL$	0	0	$C_{ox}WL$	$C_{ox}WL+2C_oW$
Resistive	0	$C_{ox}WL/2$	$C_{ox}WL/2$	$C_{ox}WL$	$C_{ox}WL+2C_oW$
Saturation	0	$(2/3)C_{ox}WL$	0	$(2/3)C_{ox}WL$	$(2/3)C_{ox}WL+2C_oW$

V_{DD} (V)	1	1.5	2	2.5
NMOS (k Ω)	35	19	15	13
PMOS (k Ω)	115	55	38	31

	V_{T0} (V)	γ (V ^{0.5})	V_{DSAT} (V)	K' (A/V ²)	λ (V ⁻¹)
NMOS	0.43	0.4	0.63	115×10^{-6}	0.06
PMOS	-0.4	-0.4	-1	-30×10^{-6}	-0.1

فرمول های کتاب:

$$IC = \text{قیمت متغیر برای هر } IC = \text{قیمت ثابت برای هر } IC + \left(\frac{\text{قیمت ثابت}}{\text{حجم تولید}} \right)$$

$$V_{OH} = \overline{(V_{OL})}$$

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ : تستی : ۶۰ : تشریحی : ۶۰

تعداد سوالات : تستی : ۲۰ : تشریحی : ۴

عنوان درس : طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$\text{قیمت بسته بندی} + \text{قیمت تست تراشه} + \text{قیمت تراشه} = \frac{\text{قیمت متغیر}}{\text{تعداد خروجی}}$	$NM_L = V_{IL} - V_{OL}$ $t_p = \frac{t_{pLH} + t_{pHL}}{2}$
$\text{تعداد تراشه بر هر ویفر} = \frac{\pi \times \left(\frac{\text{قطر ویفر}}{2}\right)^2}{\text{مساحت تراشه}}$	$\frac{\pi \times \text{قطر ویفر}}{\sqrt{2 \times \text{مساحت تراشه}}}$
$\text{قیمت تراشه} = \frac{\text{قیمت ویفر}}{\text{درصد سالم} \times \text{تعداد تراشه هر ویفر}}$	$\Delta T = T_{chip} - T_{env} = \theta Q$
$\text{درصد سالم} = \left(1 + \frac{\text{خرابی بر واحد سطح} \times \text{مساحت تراشه}}{\alpha}\right)^{-\alpha}$	$R_{eq} = \frac{3V_{DD}}{3I_{DSAT}} \left(1 - \frac{7}{9} \lambda V_{DD}\right)$
$W_j = W_2 - W_1 = \sqrt{\left(\frac{2\epsilon_{si} N_A + N_D}{q} \frac{N_A N_D}{N_A N_D}\right) (\phi_0 - V_D)}$	$V_{OL} = \overline{(V_{OH})}$ $I_D = I_S (e^{V_D/n\phi_T} - 1)$
$C_j = \frac{dQ_j}{dV_D} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)^{-1}} = \frac{C_{j0}}{\sqrt{1 - V_D/\phi_0}}$	$NM_H = V_{OH} - V_{IH}$
$Q_j = A_D \sqrt{\left(2\epsilon_{si} q \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$V_{out}(t) = (1 - e^{-t/\tau})V$
$E_j = \sqrt{\left(\frac{2q}{\epsilon_{si}} \frac{N_A N_D}{N_A + N_D}\right) (\phi_0 - V_D)}$	$\frac{N_G}{t_p} \leq \frac{\Delta T}{\theta E}$
$\phi_0 = \phi_T \ln \left[\frac{N_A N_D}{n_i^2}\right]$	$I_D = I_S (e^{V_D/\phi_T} - 1)$
$C_{j0} = A_D \sqrt{\left(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D}\right) \phi_0^{-1}}$	$C_{eq} = \frac{\Delta Q_j}{\Delta V_D} = \frac{Q_j(V_{high}) - Q_j(V_{low})}{V_{high} - V_{low}} = K_{eq} C_{jt}$
$K_{eq} = \frac{(-\phi_0)^m}{(V_{high} - V_{low})(1 - m)} \left[(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m} \right]$	
$C_D = \frac{C_{j0}}{(1 - V_D/\phi_0)^m} + \frac{T_t I_S}{\phi_T} e^{V_D/n\phi_T}$	$W_d = \sqrt{\frac{2\epsilon_{si} \phi}{q N_A}}$
$Q_d = \sqrt{2q N_A \epsilon_{si} \phi}$	$\phi_F = \phi_T \ln \left(\frac{N_A}{n_i}\right)$
$Q_{BO} = \sqrt{2q N_A \epsilon_{si} 2\phi_F }$	$Q_B = \sqrt{2q N_A \epsilon_{si} (-2)\phi_F + V_{SB} }$

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ : تستی : ۶۰ : تشریحی : ۶۰

تعداد سوالات: تستی: ۲۰ : تشریحی: ۴

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$V_T = V_{T0} + \gamma \sqrt{ (-2)\phi_F + V_{SB} } - \sqrt{ 2\phi_F }$	$\phi_0 = \phi_T \ln \left[\frac{N_A N_D}{n_i^2} \right]$
$\phi_T = \frac{KT}{q}$	$I_D = I_s (e^{\frac{V_D}{\phi_T}} - 1)$
$Q_j = A_D \sqrt{(2\epsilon_{si} q \frac{N_A N_D}{N_A + N_D})(\phi_0 - V_D)}$	$W_j = W_2 - W_1 = \sqrt{(\frac{2\epsilon_{si}}{q} \frac{N_A + N_D}{N_A N_D})(\phi_0 - V_D)}$
$E_j = \sqrt{(\frac{2q}{\epsilon_{si}} \frac{N_A N_D}{N_A + N_D})(\phi_0 - V_D)}$	$C_j = \frac{dQ_j}{dV_D} = \frac{C_{j0}}{\sqrt{1 - \frac{V_D}{\phi_0}}}$
$C_{j0} = A_D \sqrt{(\frac{\epsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D})\phi_0^{-1}}$	$C_{eq} = \frac{\Delta Q_j}{\Delta V_D} = \frac{Q_j(V_{high}) - Q_j(V_{low})}{V_{high} - V_{low}} =$
$K_{eq} = \frac{-\phi_0^m}{(V_{high} - V_{low})(1-m)} [(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m}]$	$C_D = \frac{C_{j0}}{(1 - \frac{V_D}{\phi_0})^m} + \frac{\tau_T I_s}{\phi_T} e^{\frac{V_D}{n\phi_T}}$
$W_d = \sqrt{\frac{2\epsilon_{si}\phi}{qN_A}}$	$Q_d = \sqrt{2qN_A \epsilon_{si}\phi}$
$\phi_F = -\phi_T \ln(\frac{N_A}{n_i})$	$Q_{B0} = \sqrt{2qN_A \epsilon_{si} -2\phi_F }$
$Q_B = \sqrt{2qN_A \epsilon_{si} (-2\phi_F + V_{SB})}$	$V_T = V_{T0} + \gamma(\sqrt{ -2\phi_F + V_{SB} } - \sqrt{ -2\phi_F })$
$Q_i(x) = -C_{ox} [V_{GS} - V(x) - V_T]$	$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$
$I_D = -v(x)Q_i(x)W$	$v_n = -\mu_n \xi(x) = \mu_n \frac{dV}{dx}$
$I_D dx = \mu_n C_{ox} W (V_{GS} - V - V_T) dV$	$I_D = k'_n \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] = k_n \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$
$k'_n = \mu_n C_{ox} = \frac{\mu_n \epsilon_{ox}}{t_{ox}}$	$W = W_d - \Delta W$
$L = L_d - \Delta L$	$V_{GS} - V_{DS} \leq V_T$
$I_D = \frac{k'_n W}{2L} (V_{GS} - V_T)^2$	$I_D = I'_D (1 + \lambda V_{DS})$
$v = \frac{\mu_n \xi}{1 + \frac{\xi}{\xi_c}} \text{ for } \xi \leq \xi_c$ $v = v_{sat} \text{ for } \xi \geq \xi_c$	$\kappa(V) = \frac{1}{1 + \frac{V}{\xi_c L}}$

سری سوال : یک ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۰ تشریحی : ۴

عنوان درس : (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$I_D = \kappa(V_{DS})\mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$	$S = n \left(\frac{KT}{q} \right) \ln(10)$
$\text{with } \rightarrow V_{\min} = \min(V_{GT}, V_{DS}, V_{DSAT}), V_{GT} = V_{GS} - V_T$	$\text{cutoff } \rightarrow C_{GCB} = C_{ox} WL$
$I_{DSAT} = v_{sat} C_{ox} W (V_{GT} - V_{DSAT}) = \kappa(V_{DSAT})\mu_n C_{ox} \frac{W}{L} \left[V_{GT} V_{DSAT} - \frac{V_{DSAT}^2}{2} \right]$	
$V_{DSAT} = \kappa(V_{GT}) V_{GT}$	$\mu_{n,eff} = \frac{\mu_{n0}}{1 + \eta(V_{GS} - V_T)}$
$v = \mu_n \xi \rightarrow \text{for } \xi \leq \xi_c$	$= v_{sat} = \mu_n \xi_c \rightarrow \text{for } \xi \geq \xi_c$
$I_{DSAT} = v_{sat} C_{ox} W (V_{GS} - V_T - \frac{V_{DSAT}}{2})$	$I_D = I_s e^{\frac{V_{GS}}{nKT}} \left(1 - e^{-\frac{V_{DS}}{q}} \right)$
$I_D = k' \frac{W}{L} \left(V_{GT} V_{\min} - \frac{V_{\min}^2}{2} \right) (1 + \lambda V_{DS}) \rightarrow \text{for } \rightarrow V_{GT} \geq 0$	$I_D = 0 \rightarrow \text{for } \rightarrow V_{GT} \leq 0$
$\text{and } \rightarrow V_T = V_{T0} + \gamma \left(\sqrt{ -2\phi_F + V_{SB} } - \sqrt{ -2\phi_F } \right)$	$C_{GC} = C_{ox} WL$
$R_{eq} = \text{average}_{t=t_1, \dots, t_2} (R_{on}(t)) = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} R_{on}(t) dt = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} \frac{V_{DS}(t)}{I_D(t)} dt \approx \frac{1}{2} (R_{on}(t_1) + R_{on}(t_2))$	
$R_{eq} = \frac{1}{\frac{V_{DD}}{2} - \frac{V_{DD}}{2}} \int_{\frac{V_{DD}}{2}}^{\frac{V_{DD}}{2}} \frac{V}{I_{DSAT} (1 + \lambda V)} dV \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{7}{9} \lambda V_{DD} \right)$	
$R_{eq} = \frac{1}{2} \left(\frac{V_{DD}}{I_{DSAT} (1 + \lambda V_{DD})} + \frac{V_{DD}}{I_{DSAT} (1 + \lambda \frac{V_{DD}}{2})} \right) \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{5}{6} \lambda V_{DD} \right)$	
$\text{with } \rightarrow I_{DSAT} = k' \frac{W}{L} \left((V_{DD} - V_T) V_{DSAT} - \frac{V_{DSAT}^2}{2} \right)$	$C_{GSO} = C_{GDO} = C_{ox} x_d W = C_o W$
$C_G = C_{ox} WL + 2C_o W$	$\text{resistive } \rightarrow C_{GCS} = \frac{C_{ox} WL}{2}$
$C_{GCD} = \frac{C_{ox} WL}{2}$	$C_{GC} = C_{ox} WL$
$C_G = C_{ox} WL + 2C_o W$	$\text{saturation } \rightarrow C_{GCS} = \frac{2}{3} C_{ox} WL$
$C_{GC} = \frac{2}{3} C_{ox} WL$	$C_G = \frac{2}{3} C_{ox} WL + 2C_o W$

سری سوال : یک ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۰ تشریحی : ۴

عنوان درس : (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$I = C_G (V_{GS}) \frac{dV_{GS}}{dt}$	$C_G (V_{GS}) = \frac{I}{\frac{dV_{GS}}{dt}}$
$C_{bottom} = C_j W L_s$	$C_{sw} = C'_{jsw} x_j (W + 2L_s)$
$t_{sc} = \frac{V_{DD} - 2V_T}{V_{DD}} \times \frac{t_r(f)}{0.8}$	$C_{diff} = C_{bottom} + C_{sw} = C_j \times AREA + C_{jsw} \times PERIMET$
$C_{GS} = C_{GCS} + C_{GSO}$	$C_{GD} = C_{GCD} + C_{GDO}$
$C_{GB} = C_{GCB}$	$C_{SB} = C_{Sdiff}$
$C_{DB} = C_{Ddiff}$	$R_{S,D} = \frac{L_{S,D}}{W} R_{\square} + R_C$
$C_{wire} = C_{pp} + C_{finger} = \frac{W \epsilon_{di}}{t_{di}} + \frac{2\pi \epsilon_{di}}{\log\left(\frac{2t_{di}}{H+1}\right)}$	$C_{int} = \frac{\epsilon_{di}}{t_{di}} WL$
$R = \frac{\rho L}{A} = \frac{\rho L}{HW}$	$\delta = \sqrt{\frac{p}{\pi f \mu}}$
$r(f) = \frac{\sqrt{\pi f \mu p}}{2(H+W)}$	$f_s = \frac{4p}{\pi \mu (\max(W,H))^2}$
$CL = \epsilon \mu$	$\vartheta = \frac{1}{\sqrt{LC}} = \frac{1}{\sqrt{\epsilon \mu}} = \frac{C_0}{\sqrt{\epsilon_r}}$
$V_{out}(t) = 2 \operatorname{erf}\left(\sqrt{\frac{RC}{4t}}\right)$ $T_{DN} = \frac{RC}{2} = \frac{r c L^2}{2}$	$L_{crit} = \sqrt{\frac{t p_{gate}}{0.38 r c}}$
$\frac{\partial^2 \vartheta}{\partial x^2} = r_c \frac{\partial \vartheta}{\partial t} + I_c \frac{\partial^2 \vartheta}{\partial t^2}$	$NL = F \cdot TD$
$\rho = \frac{V_{ref}}{V_{inc}} = \frac{I_{ref}}{I_{inc}} = \frac{R - Z_0}{R + Z_0}$	$V = V_{inc} (1 + \rho)$
$I = I_{inc} (1 - \rho)$	$\frac{V_{Step(x)}}{V_{Step(0)}} = e^{\frac{-r}{2Z_0} x}$
$K_n V_{DSATn} \left(V_M - V_{Tn} - \frac{V_{DSATn}}{2} \right) + K_p V_{DSATp} \left(V_M - V_{DD} - V_{Tp} - \frac{V_{DSATp}}{2} \right) =$	
$V_M = \frac{(V_{Tn} + \frac{V_{DSATn}}{2}) + r(V_{DD} + V_{Tp} + \frac{V_{DSATp}}{2})}{1+r} \approx \frac{r V_{DD}}{1+r}; r = \frac{k_p V_{DSATp}}{k_n V_{DSATn}}$	
$\frac{(W/L)_p}{(W/L)_n} = \frac{k'_n V_{DSATn} (V_M - V_{Tn} - \frac{V_{DSATn}}{2})}{k'_p V_{DSATp} (V_{DD} - V_M + V_{Tp} + \frac{V_{DSATp}}{2})}$	$NM_H = V_{DD} - V_{IH}; NM_L =$

سری سوال: یک

زمان آزمون (دقیقه): ۶۰ تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۴

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$V_M = \frac{V_{Tn} + r(V_{DD} + V_{Tp})}{1+r}; r = \sqrt{\frac{-K_p}{K_n}}$	$t_p^i = t_{step}^i + t_{step}^{i-1}$
$V_{IH} - V_{IL} = -\frac{(V_{OH} - V_{OL})}{g} = \frac{-V_{DD}}{g}$	$V_{IH} = V_M - \frac{V_M}{g}; V_{IL} = V_M + \frac{V_{DD} - V_M}{g}$
$g = -\frac{1}{I_D(V_M)} \frac{k_n V_{DSATn} + k_p V_{DSATp}}{\lambda_n - \lambda_p} \approx \frac{1+r}{(V_M - V_{Tn} - \frac{V_{DSATn}}{2})(\lambda_n - \lambda_p)}$	
$C_{eq} = K_{eq} C_{j0}; K_{eq} = \frac{-\phi_0^m}{(V_{high} - V_{low})^{(1-m)}} [(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m}]$	
$C_{fanout} = C_{gate}(NMOS) + C_{gate}(PMOS)$ $= (C_{GSON} + C_{GDON} + W_n L_n C_{ox}) + (C_{GSOP} + C_{GDOP} + W_p L_p C_{ox})$	
$V_{DDmin} > 2 \dots 4 \frac{Kt}{q}$	$g = -\left(\frac{Kt}{q}\right) (e^{\frac{V_{DD}}{2\phi_T}} - 1)$
$t_{pHL} = 0.69 R_{eqn} C_L; t_{pLH} = 0.69 R_{eqp} C_L; t_p = 0.69 C_L \left(\frac{R_{eqn} + R_{eqp}}{2}\right)$	
$t_{pHL} \approx 0.52 \left(\frac{C_L}{(W/L)_n k'_n V_{DSATn}}\right)$	$C_L = (C_{dp1} + C_{dn1}) + (C_{gp2} + C_{gn2}) + C_W$
$C_{int} = \gamma C_g; t_p = t_{p0} \left(1 + \frac{C_{ext}}{\gamma C_g}\right) = t_{p0} \left(1 + \frac{f}{\gamma}\right); f = \sqrt[N]{\frac{C_L}{C_{g,1}}} = \sqrt[N]{F}$	
$E_{VDD} = C_L V_{DD}^2; E_C = C_L V_{DD}^2 / 2$	$P_{dyn} = C_L V_{DD}^2 f_{0 \rightarrow 1} = C_L V_{DD}^2 P_{0 \rightarrow 1} f = C_{EL}$
$\frac{E}{E_{ref}} = \left(\frac{V_{DD}}{V_{ref}}\right)^2 \left(\frac{2 + 2f + F}{4 + F}\right)$	$E_{dp} = t_{sc} V_{DD} I_{psak}; P_{dp} = C_{sc} V_{DD}^2 f$
$P_{tot} = P_{dyn} + P_{dp} + P_{stat} = (C_L V_{DD}^2 + V_{DD} I_{psak} t_s) f_{0 \rightarrow 1} + V_{DD} I_{leak}$	
$V_{Te} = V_T + V_{DSAT}/2; t_p \approx \frac{\alpha C_L V_{DD}}{V_{DD} - V_{Te}}; PDP = \frac{C_L V_{DD}^2}{2}; EDP = PDP \times t_p$	
$t_p = \alpha_1 F I + \alpha_2 F I^2 + \alpha_3 F O$	$h = \sqrt[N]{FG} = \sqrt[N]{H}$
$\alpha_{0 \rightarrow 1} = \frac{N_0(2^N - N_0)}{2^{2N}}$	AND GATE: $\alpha_{0 \rightarrow 1} = (1 - P_A P_B) P_A P_B$
OR GATE: $\alpha_{0 \rightarrow 1} = (1 - P_A)(1 - P_B)[1 - (1 - P_A)(1 - P_B)]$	
XOR GATE: $\alpha_{0 \rightarrow 1} = [1 - (P_A + P_B - 2P_A P_B)](P_A + P_B - 2P_A P_B)$	
$R_n \approx \frac{V_{DD} - V_{out}}{k_n (V_{DD} - V_{out} - V_{Tn}) V_{DSAT}}; R_p \approx \frac{1}{k_p (V_{DD} - V_{Tp})}$	$V_{OL} \approx \frac{\mu_p W_p}{\mu_n W_n} \cdot V_{DSAT} $
$T \geq t_{c-q} + t_{plogic} + t_{su}; t_{cdregister} + t_{cdlogic} \geq t_{hold}, t_{hold} \geq t_{overlap} - 1$	

سری سوال : یک ۱

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۰ تشریحی : ۴

عنوان درس : (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی / کد درس : مهندسی برق - الکترونیک ۱۳۱۹۱۰۹ - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

$$t_p = 0.69 \left[CR_{eq} \frac{n(m+1)}{2} \right] + \left(\frac{n}{m} - 1 \right) t_{buf}; m_{opt} = 1.7 \sqrt{\frac{t_{pbuf}}{CR_{eq}}}$$

$$I_{leakage} = I_S 10^{\frac{V_{GS} - V_{Th}}{s}} \left(1 - 10^{\frac{nV_{DS}}{s}} \right)$$

$$V_X \approx V_{th} \ln(1 + n)$$

$$T_{min} = t_{c-q} + t_{pd,logic} + t_{su}$$

$$\frac{C_a}{C_L} = \frac{V_{Tn}}{V_{DD} - V_{Tn}}$$

SoalatPNU.ir
مستقیماً از سایت ما خرید کنید

94-95-3



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: یک ۱

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

استفاده از ماشین حساب ساده، ماشین حساب مهندسی مجاز است

۱- کدام گزینه در خصوص عوامل فرسودگی در مدارهای مجتمع مبتنی بر ماسفت صحیح است؟

۱. حاملهای پرنرژی اصطلاحاً حاملهای داغ نامیده میشوند نمی توانند به اکسید گیت تزریق شده و مشخصه های آن را تغییر دهند.
۲. پدیده بی ثباتی دمایی ناشی از بایاس (NBTI) میتواند قدر مطلق ولتاژ آستانه در PMOS را افزایش دهد.
۳. شکست دیالکتریک وابسته به زمان (TDDB) به طور ناگهانی و در نتیجه تخلیه سریع الکتروسیسته ساکن رخ میدهد.
۴. چگالیهای پایین جریان در سیمهای واصل میتواند به مرور زمان موجب جابجایی اتمهای فلز و فرسودگی اتصالات فلزی گردد.

۲- در مقیاس کردن مدار مجتمع به روش میدان - ثابت (یا Dennard scaling)، ضمن کوچک سازی با تقسیم بر فاکتور S، کدام پارامتر به نسبت فاکتور S افزایش می یابد؟

۱. چگالی جریان
۲. تاخیر گیت
۳. توان سوئیچینگ
۴. خازن گیت

۳- کدامیک از موارد زیر صحیح نیست؟

۱. حرارت در سطح die یکسان نیست.
۲. تغییرات طول کانال فقط به علت تأثیرات مجاورت در چاپ نوری (photolithography) به وجود می آید.
۳. ویفرها در دسته هایی که توده نامیده می شوند تهیه می گردند. یک توده پس از خاموش شدن کوره و تمیزکاری، رفتار اندک متفاوتی نسبت به زمانی که توده تولید شده بود دارد.
۴. ترانزیستورهای روی یک die انطباق بیشتری نسبت ترانزیستورهای die های دیگر دارد.

۴- با فرض آنکه اندازه die برابر 13mm^2 باشد، تعداد die در ویفری به قطر 20cm برابر با کدام گزینه می باشد؟ ($\pi=3$)

۱. 2300
۲. 9230
۳. 2500
۴. 9500

۵- مسیری دارای 16 گیت 2 ورودی می باشد که هر یک از آنها دارای تأخیر نامی 16ps است. فرض کنید ACLV به علت چگالی الگوی مجاورت موجب گردیده که همه ترانزیستورها تغییرات طول کانال مشابهی با انحراف استاندارد 20٪ نامی را مشاهده نمایند. همچنین فرض کنید که RDF باعث انحراف 25mv در آستانه هر ترانزیستور گردیده است. انحراف استاندارد در هر مسیر چقدر خواهد بود؟

۱. 8ps
۲. 15.3ps
۳. 7.1ps
۴. 9.1ps

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ : تستی : ۶۰ : تشریحی : ۶۰

تعداد سوالات: تستی: ۲۵ : تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۶- کدام گزینه در مورد تاخیر یک سیستم درست است؟


۱. هر چه تغذیه سیستم بالاتر باشد تاخیر کمتر است.

۲. هر چه ظرفیت خازنی سیستم بیشتر باشد تاخیر کمتر است.

۳. هرچه مدار با جریان بیشتری کار کند تاخیر آن بیشتر است.

۴. هر چه عرض ترانزیستورهای مدار بیشتر باشد تاخیر بیشتر است.

۷- در مدار زیر، با فرض آنکه عرض تمام pMOS ها 4 و عرض تمام nMOS ها 2 باشد، کدام گزینه صحیح است؟







۴. $g_B=8$

۳. $g_A=2$

۲. $g_A=12$

۱. $g_B=4$

۸- کدام یک از مدارهای زیر، نشان دهنده NAND از نوع Unfooted است؟



تعداد سوالات: تستی: ۲۵ تشریحی: ۵


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۹- نام مدار زیر کدام است؟




۱. یک گیت دومینو

۲. یک گیت استاتیک

۳. یک گیت دینامیک فوتد

۴. یک گیت دینامیک آن فوتد

۱۰- کدام گزینه در مدار زیر صحیح است؟ در آن از یک مدار اینورتر Hi-Skew استفاده شده است.




۱. $g_u=5/3, g_d=5/3, g_{av}=5/3$

۲. $g_u=1, g_d=2, g_{av}=3/2$

۳. $g_u=2, g_d=1, g_{av}=3/2$

۴. $g_u=3/2, g_d=3, g_{av}=9/4$

۱۱- برای مدار زیر، g_A و g_B به ترتیب کدام ها هستند؟



۱. $5/3$ و $8/3$

۲. $5/3$ و $16/3$

۳. $8/3$ و $5/3$

۴. $8/3$ و $8/3$

سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳


۱۲- مقدار ثابت زمانی در مدار زیر چند ثانیه است؟



۱. 0/1 ۲. 0/201 ۳. 0/204 ۴. 0/103

۱۳- یک فلیپ فلاپ با توجه به محدودیت های زمانی، در کدام یک از تایمینگ های زیر درست عمل خواهد کرد؟

۱. $T_c=20ps, t_{pd}=18ps, t_{pcq}=3ps, t_{setup}=8ps$
 ۲. $T_c=20ps, t_{pd}=8ps, t_{pcq}=3ps, t_{setup}=8ps$
 ۳. $T_c=25ps, t_{pd}=18ps, t_{pcq}=3ps, t_{setup}=8ps$
 ۴. $T_c=18ps, t_{pd}=18ps, t_{pcq}=3ps, t_{setup}=38ps$

۱۴- با توجه به تایمینگ های شکل زیر، t_{cdq} کدام است؟

۱. 5ps ۲. 1ps ۳. 8ps ۴. 4ps

۱۵- یک لچ دو فاز داریم که در آن $t_{pd1}=3ms$ و $t_{pdq1}=5ms$ و $t_{pd2}=2ms$ و $t_{pdq2}=1ms$. حداکثر فرکانس کاری آن چقدر خواهد بود؟

۱. $90/91Hz > F$ ۲. $90/91Hz < F$ ۳. $11kHz > F$ ۴. $11kHz < F$

۱۶- کدامیک از موارد زیر در مورد جمع کننده ها صحیح می باشد؟

۱. G تولید کننده نام دارد و وقتی صفر است کری ورودی یک خواهد بود.
 ۲. K کشنده نام دارد و وقتی یک است کری خروجی یک خواهد بود.
 ۳. وقتی p یا انتشار یک باشد کری خروجی با کری ورودی بدون توجه به ورودی ها یکسان است.
 ۴. p وقتی یک است که یکی از ورودی ها صفر و دیگری یک باشد.

تعداد سوالات: تستی: ۲۵ تشریحی: ۵


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱۷- در مدار شیفت رجیستر شکل، در حالت $Q_0Q_1Q_2=010$ هستیم. اگر یک پالس به سیستم وارد شود خروجی آن چگونه خواهد بود؟




۱۰۱ .۴

۰۱۱ .۳


۰۱۰ .۲

۰۰۱ .۱

۱۸- کدامیک از مدارهای زیر معادل با XOR گیت می باشد؟



.۲



.۱

.۳ هر دو

.۴ هیچکدام

۱۹- برای تراشه ای که در فرایند $0.35\mu\text{m}$ ساخته شده است λ چقدر است؟

0.7μ .۲

0.35μ .۱

0.175μ .۳

.۴ λ برابر حد اقل پهنای نفوذ است.

۲۰- کدامیک از عبارات زیر صحیح نیست؟

۱. DRAM سریعتر از حافظه های استاتیکی می باشند.

۲. حافظه های استاتیکی برای استفاده ساده تر از DRAM می باشند.

۳. حافظه های استاتیکی فضای بیشتری اشغال می کنند.

۴. حافظه های استاتیکی با فرایند CMOS های استاندارد سازگار هستند.

سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۲۱- در مدار ROM زیر، Word 1 کدام است؟




۴. 100101

۳. 101010

۲. 010101

۱. 011001

۲۲- سلول 6 SRAM ترانزیستوری زیر را در نظر بگیرید. کدام گزینه صحیح است؟



۱. Word کلمه کنترلی است و فقط برای خواندن فعال می شود.

۲. bit و bit_b متمم همدیگر هستند و باید در حالت خواندن، یکی به منبع و دیگری به زمین وصل باشد.

۳. اطلاعات در گیت های A1 و A2 ذخیره میشوند.

۴. این سلول اگر بر روی bit و bit_b داده باشد اطلاعات را ذخیره و اگر bit و bit_b آزاد باشند اطلاعات ذخیره شده را به آنها منتقل می کند.

۲۳- فرض کنید ردیفی از 64 تکرار کننده که باس قدرت فلز 2 معمولی را تسهیم می کنند، طول باس $640\mu\text{m}$ و پهنای آن

$1\mu\text{m}$ می باشد. مقاومت ویژه صفحه فلز 2 برابر $0.05\Omega/\text{m}$ است. اگر تکرار کننده ها بارهای سیم 0.4pF را با زمان گذر

200ps دریافت کند، افت منبع تغذیه دیده شده بوسیله تکرار کننده را برای منبع اسمی 1.8V تخمین بزنید

۴. 3.686V

۳. 3.6V

۲. 32V

۱. 1.85V

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۲۴- می خواهیم پکیجی برای یک ASIC در پکیج ball grid array با هیت سینک غیر فعال طراحی کنیم. باکس این سیستم شامل فن بزرگی است که می تواند LFM 250 از جریان هوا را فراهم کند. مشخصات روکش پکیج، مقاومت حرارتی از جانکشن به پکیج در حدود 30c/w می باشد. مشخصات روکش هیت سینک، مقاومت حرارتی از پکیج به جریان هوای محیط در حدود 7c/w برای هیت سینک پلاس و 0.5c/w برای هیت سینک چسبیده بین پکیج و هیت سینک می باشد. دمای محیط باکس سیستم می تواند به 50c برسد. حداکثر اتلاف توان برای این ASIC در صورتی که دمای اتصال از 200c تجاوز نکند چقدر خواهد بود؟

۱. 14.3 وات ۲. 1575 وات ۳. 15 وات ۴. 1500 وات


۲۵- در صورتی که نسبت جریان کلکتور برابر با 20 باشد، ضریب دمایی از دمای سنسور را تخمین بزنید. $K=1.38 \times 10^{-23}$ ، $q=1.602 \times 10^{-19}$

۱. $258\mu\text{v/K}$ ۲. $292\mu\text{v/K}$ ۳. $198\mu\text{v/K}$ ۴. $100\mu\text{v/K}$

سوالات تشریحی

۱- یک سیستم شامل 150 تراشه، دارای 2500FIT می باشد و 3000 روز کار کرده است. احتمال به وجود آمدن چند خطا در آن وجود دارد؟

۲- در مدار زیر، g_u ، g_d ، g_{av} را محاسبه کنید. در آن از مدار اینورتر Hi-Skew استفاده شده است.



۳- یک مدار به دلخواه، برای ساختن Pulsed Latch کشیده و ساختار آن را توضیح دهید.

۴- SRAM cell شکل 8T doual-port را کشیده و طرز کار آن را توضیح دهید.

۵- هر آنچه در مورد سنسور های حرارتی داخل VLSI می دانید بنویسید.

شماره سوال	پاسخ صحیح	وضعیت کلید
1	ب	عادی
2	الف	عادی
3	ب	عادی
4	الف	عادی
5	ج	عادی
6	د	عادی
7	د	عادی
8	ج	عادی
9	ج	عادی
10	د	عادی
11	ج	عادی
12	ج	عادی
13	ب	عادی
14	ب	عادی
15	الف	عادی
16	ج	عادی
17	د	عادی
18	ب	عادی
19	ج	عادی
20	الف	عادی
21	الف	عادی
22	د	عادی
23	د	عادی
24	الف	عادی
25	ب	عادی

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: یک ۱

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

استفاده از ماشین حساب ساده مجاز است

سوالات تشریحی

۱- $2500/109 \times 24 \times 3000 \times 150$


۱.۴۰ نمره

۲- صفحه 327 - صفحه 360

۱.۴۰ نمره

۳- یکی از مدارهای زیر مشابه با صفحه 395 فصل 10

۱.۴۰ نمره



۴- صفحه 497 - صفحه 549

۱.۴۰ نمره

۵- صفحه 549

۱.۴۰ نمره

SoalatPNU.ir
مستقیماً از سایت ما خرید کنید

94-95-2



تعداد سوالات: تستی: ۲۰ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰


سری سوال: یک ۱

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

استفاده از ماشین حساب مهندسی مجاز است

۱- نام مدار زیر چیست؟



۱. یک گیت دومینو

۲. یک گیت استاتیک

۳. یک گیت دینامیک فوتد

۴. یک گیت دینامیک آن فوتد

۲- یک تراشه دارای خطای 2000FIT می باشد. اگر سیستم دارای 1000 تراشه بوده و یک مصرف کننده، 80 سیستم را خریداری کند نرخ خطا برابر است با:

۱. یک خطا در هر نصف ساعت

۲. یک خطا در هر 25/6 ساعت

۳. یک خطا در هر 16 ساعت

۴. یک خطا در هر 0/16 ساعت

۳- کدامیک از موارد زیر صحیح نیست؟

۱. حرارت در سطح die یکسان است.

۲. تغییرات طول کانال ممکن است به علت تأثیرات مجاورت در چاپ نوری (photolithography) به وجود می آید.

۳. ویفرها در دسته هایی که توده نامیده می شوند تهیه می گردند. یک توده پس از خاموش شدن کوره و تمیزکاری، رفتار متفاوتی نسبت به زمانی که توده تولید شده بود، نخواهد داشت.

۴. ترانزیستورهای روی یک die انطباق بیشتری نسبت ترانزیستورهای die های دیگر دارد.

۴- می خواهیم پکیجی برای یک ASIC در پکیج ball grid array با هیت سینک غیر فعال طراحی کنیم. باکس این سیستم شامل فن بزرگی است که می تواند LFM 250 از جریان هوا را فراهم کند.

مشخصات روکش پکیج: مقاومت حرارتی از جانکشن به پکیج برابر با 20c/w

مشخصات روکش هیت سینک: مقاومت حرارتی از پکیج به جریان هوای محیط در حدود 6 Oc/w برای هیت سینک پلاس

و 0.5 Oc/w برای هیت سینک چسبیده بین پکیج و هیت سینک

دمای محیط باکس سیستم می تواند به 50c برسد. در صورتی که دمای اتصال از 200c تجاوز نکند، حداکثر اتلاف توان

برای این ASIC چقدر خواهد بود؟

۱. 17.65 وات

۲. 19.65 وات

۳. 20.65 وات

۴. 27.65 وات

سری سوال: ۱ یک


زمان آزمون (دقیقه): ۶۰ : تستی : ۶۰ : تشریحی : ۶۰

تعداد سوالات: تستی: ۲۰ : تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۵- مقدار ثابت زمانی مدار شکل زیر چند ثانیه است؟




۰/۱۰۳ .۴

۰/۱۰۲ .۳

۰/۰۰۱ .۲

۰/۱ .۱

۶- در مدار شکل زیر، اعداد مشخص شده را داریم. کدام گزینه صحیح است؟




۲. مدار از نوع High-Skew بوده و $g_{avr}=3$

۱. مدار از نوع LO-Skew بوده و $g_{avr}=3$

۴. هیچکدام

۳. مدار از نوع UnSkewed بوده و $g_{avr}=3$

۷- در مدار شکل زیر، میزان g_{avg} کدام مورد است؟ توضیح اینکه از مدار اینورتر Hi-Skew استفاده شده است.



۱/۳ .۴

۵/۴ .۳

۹/۴ .۲

۳/۲ .۱

۸- با توجه به محدودیت های زمانی، یک فلیپ فلاپ در کدامیک از تایمینگ های زیر درست کار خواهد کرد؟

۱. $T_c=20ps, t_{pd}=18ps, t_{pcq}=3ps, t_{setup}=8ps$

۲. $T_c=25ps, t_{pd}=18ps, t_{pcq}=3ps, t_{setup}=8ps$

۳. $T_c=20ps, t_{pd}=8ps, t_{pcq}=3ps, t_{setup}=8ps$

۴. $T_c=18ps, t_{pd}=18ps, t_{pcq}=3ps, t_{setup}=38ps$


سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۹- باتوجه به تایمینگ های شکل، t_{setup} کدام است؟

۴ . 4ps

۳ . 8ps

۲ . 1ps

۱ . 5ps

۱۰- یک لچ دو فاز داریم که در آن $t_{pd1}=3ms$ و $t_{pdq1}=5ms$ و $t_{pd2}=2ms$ و $t_{pdq2}=1ms$ هستند. حداکثر فرکانس کاری آن چقدر خواهد بود؟

۴ . 66Hz

۳ . 55Hz

۲ . 88Hz

۱ . 77Hz

۱۱- در مورد جمع کننده ها کدامیک از موارد زیر صحیح نمی باشد؟


۱. G تولید کننده نام دارد و وقتی یک است کری ورودی یک خواهد بود.

۲. K کشنده نام دارد و وقتی یک است کری خروجی صفر خواهد بود.

۳. وقتی p یا انتشار یک باشد کری خروجی با کری ورودی بدون توجه به ورودی ها یکسان است.

۴. p وقتی یک است که یکی از ورودی ها صفر و دیگری یک باشد.

۱۲- در مدار شیفت رجیستر شکل زیر، حالت $Q_0Q_1Q_2=111$ را داریم. اگر یک پالس به سیستم اعمال شود، خروجی سیستم چگونه خواهد بود؟



۴ . 101

۳ . 011

۲ . 010

۱ . 001

تعداد سوالات: تستی: ۲۰: تشریحی: ۵



زمان آزمون (دقیقه): تستی: ۶۰: تشریحی: ۶۰

سری سوال: ۱ یک


عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱۳- کدامیک از مدارهای زیر، مدار گیت XOR می باشد؟



۴. همه موارد



۱۴- برای تراشه ای که در فرایند $0.35\mu\text{m}$ ساخته شده است، λ چقدر خواهد بود؟





۲. 0.7μ

۱. 0.35μ

۴. λ برابر با حداقل پهنای نفوذ است

۳. 0.175μ

۱۵- کدامیک از سلول های فلش زیر، از نوع برنامه ریزی شده است؟



سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱۶- به ازای یک جریان ناگهانی 40 آمپر در یک نانوثانیه، چه مقدار خازن در مدار شکل زیر نیاز داریم تا افت ولتاژ از 400 میلی ولت بیشتر نشود؟




۴ . 100nf

۳ . 150nf

۲ . 250nf

۱ . 50nf

۱۷- سلول 6 SRAM ترانزیستوری زیر را در نظر بگیرید. کدام گزینه نادرست است؟



۱. Word کلمه کنترلی است و برای نوشتن و یا خواندن فعال میشود.

۲. bit و bit_b متمم همدیگر هستند و در حالت خواندن باید یکی به منبع و دیگری به زمین وصل باشد.

۳. اطلاعات در گیت های P1 و P2 ذخیره می شوند.

۴. این سلول اگر بر روی bit و bit_b داده باشد اطلاعات را ذخیره و اگر bit و bit_b آزاد باشند اطلاعات ذخیره شده را به آنها منتقل می کند.

۱۸- در صورتی که نسبت جریان کلکتور 20 باشد، ضریب دمایی از دمایی سنسور را تخمین بزنید. $K=1.38 \times 10^{-23}$ ، $q=1.602 \times 10^{-19}$

۴ . 100μv/K

۳ . 198μv/K

۲ . 598μv/K

۱ . 258μv/K

۱۹- سیگنال کلاک از سیمی با ضخامت 1μm و محدودیت گرمایی 10mA عبور می کند. ظرفیت خازن سیم برابر با 0.4fF/μm و ظرفیت خازنی بار 85fF است. فرکانس کلاک برابر با 3GHz بوده و زمان صعود 20ps دارد چه طولی از سیم بین تکرار کننده ها قرار گیرد تا کلاک به درستی کار کند؟ دامنه پالس را برابر با 5 ولت فرض کنید.

۴ . 200μm

۳ . 1500μm

۲ . 3027.7μm

۱ . 111.5μm

سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۰ تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۲۰- کدامیک از مدارهای زیر گویای NOR از نوع Unfooted است؟



سوالات تشریحی

۱.۴۰ نمره

۱- ولتاژ آفست یک تقویت کننده حسی به صورت متغیر تصادفی با توزیع نرمال و میانگین صفر و انحراف استاندارد 10mV در تغییر است. اگر یک حافظه شامل 4000 تقویت کننده حسی باشد برای دستیابی به محصول پارازیتی کلی 99٪، چه مقدار ولتاژ آفست را باید تحمل کند؟

x	F(x)	1 - F(x)
1	0.8413	1.59×10^{-1}
2	0.9772	2.28×10^{-2}
3	0.998650	1.35×10^{-3}
4	0.9999683	3.17×10^{-5}
5	0.999999713	2.87×10^{-7}
6	0.99999999013	9.87×10^{-10}

۱.۴۰ نمره

۲- فرض کنید در ردیفی از 64 تکرار کننده که باس قدرت فلز 2 معمولی را تسهیم می کنند، طول باس 640μm و پهنای آن 1μm باشد. مقاومت ویژه صفحه فلز 2 برابر 0.05Ω/m است. اگر تکرار کننده ها بارهای سیم 0.4pF را با زمان گذر 200 ps دریافت کنند، افت منبع تغذیه دیده شده بوسیله تکرار کننده را برای منبع اسمی 1.8v تخمین بزنید.

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰


تعداد سوالات: تستی: ۲۰ تشریحی: ۵

عنوان درس: طراحی مدارهای VLSI، مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۱.۴۰ نمره

۳- قسمت های داخلی جمع کننده مقابل را طراحی کنید.



۱.۴۰ نمره

۴- آرایه منطقی قابل برنامه ریزی (PLA) را با کشیدن شکل توضیح دهید.

۱.۴۰ نمره

۵- یک مدار به منظور پیاده سازی Pulsed Latch رسم نموده و آن را توضیح دهید.

شماره سوال	پاسخ صحیح	وضعیت کلید
1	د	عادی
2	ب	عادی
3	الف	عادی
4	الف	عادی
5	د	عادی
6	الف	عادی
7	الف	عادی
8	ج	عادی
9	ج	عادی
10	ب	عادی
11	د	عادی
12	ج	عادی
13	د	عادی
14	ج	عادی
15	ب	عادی
16	د	عادی
17	ب	عادی
18	الف	عادی
19	الف	عادی
20	ب	عادی

تعداد سوالات: تستی: ۲۰ : تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ : تشریحی: ۶۰

سری سوال: یک: ۱

عنوان درس: (VLSI) مدارهای مجتمع خیلی فشرده، VLSI طراحی مدارهای

رشته تحصیلی/کد درس: مهندسی برق-الکترونیک ۱۳۱۹۱۰۹ - کارشناسی ارشد-مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

استفاده از ماشین حساب مهندسی مجاز است

سوالات تشریحی

۱.۴۰ نمره

۱- جواب فصل 7 ص 269

$Y_s=0.99$ پس $Y_C=(.99)1/4000=0.9999974$ که با ردیف 4mv جدول مطابق است.

۱.۴۰ نمره

۲- جواب: 3.686v فصل 13

۱.۴۰ نمره

۳- فصل 11 - صفحه 435 تا صفحه 460

۱.۴۰ نمره

۴- صفحه 497 تا صفحه 550

۱.۴۰ نمره

۵- جواب: یکی از مدارهای صفحه 395 کتاب

SoalatPNU.ir
مستقیماً از سایت ما خرید کنید

94-95-1



سری سوال : یک ۱

زمان آزمون (دقیقه) : تستی : ۰ تشریحی : ۱۲۰


تعداد سوالات : تستی : ۰ تشریحی : ۶

عنوان درس : (VLSI) مدارهای مجتمع خیلی فشرده

رشته تحصیلی / کد درس : کارشناسی ارشد - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳


نمره ۲.۳۳

۱- با توجه به تایمینگ های شکل، $tpdq$ را محاسبه کنید؟



نمره ۲.۳۳

۲- شکل زیر یک واحد اجرای سریع (Integer Execution Unit (IEU)) از پردازنده ی ایتانیوم ۲ شامل مسیرهای خود بای پس است، تاخیر آلودگی و تاخیر انتشار مسیر در جدول نشان داده شده است. حال فرض کنید رجیسترها از فلیپ فلاپ ها با زمان ۶۲ : $setup$ پیکوثانیه ساخته شده اند ، زمان Hold: ۱۰ پیکوثانیه ، تأخیر انتشار: ۹۰ پیکوثانیه و تاخیر آلودگی: ۷۵ پیکوثانیه لازم است . حال مطلوب است محاسبه حداقل دوره تناوب (T_c) به گونه ای که سیستم به درستی کار کند.



Element	Propagation Delay	Contamination Delay
Adder	590 ps	100 ps
Result Mux	60 ps	35 ps
Early Bypass Mux	110 ps	95 ps
Middle Bypass Mux	80 ps	55 ps
Late Bypass Mux	70 ps	45 ps
2-mm Wire	100 ps	65 ps

نمره ۲.۳۳

۳- میخواهیم پکیجی برای یک ASIC در پکیج ball grid array با هیت سینک غیر فعال طراحی کنیم . باکس این سیستم شامل فن بزرگی است که می تواند ۲۵۰ LFM از جریان هوا را فراهم کند . مشخصات روکش پکیج ، مقاومت حرارتی از جانکشن به پکیج در حدود $20 C/W$ می باشد . مشخصات روکش هیت سینک ، مقاومت حرارتی از پکیج به جریان هوای محیط در حدود $6 C/W$ برای هیت سینک پلاس و $0.5 C/W$ برای هیت سینک چسبیده بین پکیج و هیت سینک می باشد . دمای محیط باکس سیستم می تواند به $50 C$ برسد . ماکزیمم اتلاف توان برای این ASIC در صورتیکه دمای اتصال از $200 C$ تجاوز نکند ، چقدر است ؟

تعداد سوالات : تستی : ۰ تشریحی : ۶

زمان آزمون (دقیقه) : تستی : ۰ تشریحی : ۱۲۰

سری سوال : ۱ یک

عنوان درس : مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی / کد درس : کارشناسی ارشد - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

۴- یک سیستم شامل ۱۲۵ تراشه دارای 2000 FIT می باشد و ۳۰۰۰ روز کار کرده است. احتمال به وجود آمدن چند خطا در آن وجود دارد؟
۲.۳۳ نمره

۵- یک مدار **allones** برای یک بایت پیشنهاد کنید.
۲.۳۳ نمره

۶- PLA چیست و چه نقشی در مدارهای خیلی فشرده دارد؟
۲.۳۵ نمره

SoalatPNU.ir
مستقیماً از سایت ما خرید کنید

سری سوال : ۱ یک

زمان آزمون (دقیقه) : تستی : ۰۰ تشریحی : ۱۲۰

تعداد سوالات : تستی : ۰۰ تشریحی : ۶

عنوان درس : مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی / کد درس : کارشناسی ارشد - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

فرمولهای نهایی

$$E_{ox} = V_{DD}/t_{ox}, \Delta V_t = k e^{\frac{E_{ox}}{E_0}} t^{0.25}, MTTF \propto \frac{e^{\frac{E_0}{kT}}}{J_{dc}^n}, C = \frac{I_{dc-max}}{\alpha V_{DD} f}, I_{rms} = \sqrt{\frac{1}{0.5T} \int_0^T i^2(t) dt} = \sqrt{\frac{2}{0.5T} \int_0^{\Delta t/2} \left(\frac{2CV_{DD}}{\Delta t} \frac{t}{\Delta t/2} \right)^2 dt} \approx 1.26 CV_{DD} \sqrt{\frac{\alpha f}{t_r}}, C = \frac{I_{rms}}{1.26 CV_{DD} \sqrt{\frac{\alpha f}{t_r}}}$$

switching current approximation $\Delta t = t_r / (0.8 - 0.2), V_{bd} = \alpha t_{ox} + \frac{b}{T} + V_0$

PDF : $P[a < X \leq b] = \int_a^b f(x) dx$

CDF : $F(x) = P(X < x) = \int_{-\infty}^x f(u) du, f(x) = \frac{d}{dx} F(x), \bar{X} = E[X] = \int_{-\infty}^{\infty} x f(x) dx$

$\sigma(X) = \sqrt{E[(x - \bar{X})^2]} = \sqrt{\int_{-\infty}^{\infty} (x - \bar{X})^2 f(x) dx},$

Uniform Random Variables :	Exponential of Normal Random Variables	Normal Random Variables :
$f(x) = \begin{cases} \frac{1}{2a} & -a \leq x \leq a \\ 0 & \text{otherwise} \end{cases}$	$f(x) = \frac{1}{x\sigma\sqrt{2\pi}} e^{-\frac{(\ln(x)-\mu)^2}{2\sigma^2}}$	$f(x) = \frac{1}{\sqrt{2\pi}} e^{-\frac{1}{2}x^2}$
$F(x) = \begin{cases} 0 & x < -a \\ \frac{x-a}{2a} & -a \leq x \leq a \\ 1 & x > a \end{cases}$	$F(x) = \frac{1}{2} \left[1 + \operatorname{erf} \left(\frac{\ln(x) - \mu}{\sigma\sqrt{2}} \right) \right]$	$F(x) = \frac{1}{2} \left[1 + \operatorname{erf} \left(\frac{x}{\sqrt{2}} \right) \right]$
$\sigma^2(X) = \frac{a^2}{3}$	$\bar{X} = e^{\mu + \frac{\sigma^2}{2}}$ variance = $(e^{\sigma^2} - 1)e^{\mu + \frac{\sigma^2}{2}}$	$\sigma^2(X) = 1$

Sums of Random Variables : $\sigma^2 = \sum_i \sigma_i^2$

Standard deviation of V_t caused by RDF: $\sigma_{V_t} = \frac{t_{ox}}{\epsilon_{ox}} \frac{\sqrt{q^3 \epsilon_{si} \phi_b N_a}}{\sqrt{2LW}} = \frac{A_{V_t}}{\sqrt{LW}} \epsilon_{si} = 11\epsilon_0, \phi_b = \text{surface potential}, N_a = \text{doping level}$

Fundamentals of Yield: $Y_s = Y_c^N, X_c = D/M, Y_s = (1 - X_c)^{MA} = \left[\left(1 - \frac{D}{M}\right)^M \right]^A$

$Y_s = e^{-DA}, I_{on} \propto \frac{W}{L} (V_{DD} - V_t)^\alpha, I_{off} \propto \frac{W}{L} 10^{-\frac{V_t}{S}} = \frac{W}{L} e^{-\frac{V_t}{nv_T}}$

$I_{on} = I_{on-nominal} \left(1 - \frac{\Delta L}{L} - \frac{\alpha}{V_{DD} - V_t} \Delta V_t \right), I_{off} = I_{off-nominal} \left(1 - \frac{\Delta L}{L} - \frac{\Delta V_t}{nv_T} \right)$

$3\sigma : I_{sub} = I_{off} e^{\frac{3\sigma_{V_t}}{nv_T}}, I_{sub} = I_{off} e^{\frac{1}{2} \left(\frac{\sigma_{V_t}}{nv_T} \right)^2}$

Fault Tolerance: $P = \binom{N}{r} Y_c^{N-r} (1 - Y_c)^r, \binom{N}{r} = \frac{(N)(N-1)(N-2)\dots(N-r-1)}{(r)(r-1)(r-2)\dots(1)} = \frac{N!}{r!(N-r)!}$

سری سوال : ۱ یک

زمان آزمون (دقیقه) : تستی : ۰۰ تشریحی : ۱۲۰

تعداد سوالات : تستی : ۰۰ تشریحی : ۶

عنوان درس : مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی / کد درس : کارشناسی ارشد - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

فرمولهای نهایی

$$Y_s = \sum_{i=0}^r \binom{N}{i} Y_c^{N-i} (1 - Y_c)^i \quad Y_s = e^{-DA} \sum_{i=0}^r \frac{(DA)^i}{i!} \quad V_x = \frac{C_Y}{C_X + C_Y} V_{DD} \quad c_1 = g_1 + p_1 c_0$$

$$c_2 = g_2 + p_2 (g_1 + p_1 c_0) \quad c_3 = g_3 + p_3 (g_2 + p_2 (g_1 + p_1 c_0)) \quad c_4 = g_4 + p_4 (g_3 + p_3 (g_2 + p_2 (g_1 + p_1 c_0))) \quad , g_i = a_i b_i$$

$$path\ delay = NF^{1/N} + p, p_i = a_i \oplus b_i, t = \frac{C_{node} \Delta V}{I_{leak}} \quad \Delta T = \theta_{ja} P, \theta_{ja} = \theta_{jp} + \theta_{pa}$$

$$I_c = I_s e^{(qV_{BE}/KT)}, \quad V_{BE} = \frac{KT}{q} \ln(I_c / I_s), \quad \Delta V_{BE} = V_{BE1} - V_{BE2} = \frac{KT}{q} \ln\left(\frac{I_{c1}}{I_s} - \frac{I_{c2}}{I_s}\right) = \frac{KT}{q} \ln\left(\frac{I_{c1}}{I_{c2}}\right),$$

$$Z = r V_{DD}^2 / P, Z = \frac{1}{j\omega C} + R + j\omega L, f_{resonant} = (\omega_{resonant} / 2\pi) = \frac{1}{2\pi\sqrt{LC}}, V_{out} = N \times \left\{ \left[\left(C V_{DD} - \frac{I_{out}}{f} \right) / (C + C_s) \right] - V_t \right\}$$

$$\Phi_t = 2\pi \int_0^t f(t) dt, \phi_{in}(t) = \phi(t) + \Delta\phi_{in}(t) \quad \phi_{out}(t) = N\phi(t) + \Delta\phi_{out}(t) \quad V_{ctrl}(t) = V_{ctrl0} + \Delta V_{ctrl}(t),$$

$$\frac{\Delta f_{out}}{\Delta V_{ctrl}} = K_{vco}, \quad \frac{\Delta\phi_{out}(s)}{\Delta V_{ctrl}(s)} = \frac{2\pi K_{vco}}{s}, \quad \Delta f_{fb} = \frac{\Delta f_{out}}{N}, \quad \Delta\phi_{fb} = \frac{\Delta\phi_{out}}{N}, \quad \frac{V_{pd}(s)}{\phi_{err}(s)} = \frac{V_{DD}}{\pi} = K_{pd}, \quad \frac{I_{pd}(s)}{\phi_{err}(s)} = \frac{I_{cp}}{2\pi} = K_{pd},$$

$$\frac{V_{ctrl}(s)}{I_{pd}(s)} = \frac{K_I}{s} + K_p, \quad \frac{V_{ctrl}(s)}{I_{pd}(s)} = \frac{1}{sC} + R, \quad H(s) = \frac{\phi_{out}(s)}{\phi_{in}(s)} = \frac{K_{pd}(R + \frac{1}{sC}) \frac{2\pi K_{vco}}{s}}{1 + \frac{1}{N} K_{pd}(R + \frac{1}{sC}) \frac{2\pi K_{vco}}{s}}, \quad H(s) = N \frac{2\zeta\omega_n s + \omega_n^2}{s^2 + 2\zeta\omega_n s + \omega_n^2}$$

$$\omega_n = \sqrt{\frac{I_{cp} K_{vco}}{NC}}, \quad \zeta = \frac{\omega_n RC}{2}, \quad \frac{\Delta T_{out}(s)}{\Delta V_{ctrl}(s)} = K_{vcdl}, \quad \frac{I_{pd}(s)}{T_{err}(s)} = \frac{I_{cp}}{T_c}, \quad \frac{\Delta V_{ctrl}(s)}{I_{pd}(s)} = \frac{K_I}{s} = \frac{1}{sC},$$

$$H(s) = \frac{\Delta T_{out}(s)}{\Delta T_{in}(s)} = \frac{1}{s\tau + 1}, \quad \tau = \frac{1}{K_{pd} K_I K_{vcdl}} = \frac{CT_c}{I_{cp} K_{vcdl}}, \quad Z_0 = \frac{60}{\sqrt{0.475K + 0.67}} \ln \frac{4h}{0.67(0.8\omega + t)}$$

$$Z_0 = \frac{60}{\sqrt{K}} \ln \frac{4h}{0.67\pi(0.8\omega + t)}, \quad \Gamma = \frac{Z_L - Z_0}{Z_L + Z_0}$$

$$\Delta T = \theta_{ja} P, \theta_{ja} = \theta_{jp} + \theta_{pa}, I_c = I_s e^{(qV_{BE}/KT)}, V_{BE} = \frac{KT}{q} \ln(I_c / I_s), \Delta V_{BE} = V_{BE1} - V_{BE2} = \frac{KT}{q} \ln\left(\frac{I_{c1}}{I_s} - \frac{I_{c2}}{I_s}\right) = \frac{KT}{q} \ln\left(\frac{I_{c1}}{I_{c2}}\right),$$

$$Z = r V_{DD}^2 / P, Z = \frac{1}{j\omega C} + R + j\omega L, f_{resonant} = (\omega_{resonant} / 2\pi) = \frac{1}{2\pi\sqrt{LC}}, V_{out} = N \times \left\{ \left[\left(C V_{DD} - \frac{I_{out}}{f} \right) / (C + C_s) \right] - V_t \right\}, \Phi_t = 2\pi \int_0^t f(t) dt$$

Max-Delay Constraint: $T_c \geq t_{pcq} + t_{pd} + t_{setup}$, $t_{pd} \leq T_c - (t_{pcq} + t_{setup})$, $T_c \geq t_{pdq1} + t_{pdq2} + t_{pd1} + t_{pd2}$, $t_{pd} = t_{pd1} + t_{pd2} \leq T_c - (t_{pdq})$, $T_c \geq \text{Max}(t_{pdq} + t_{pd}, t_{pcq} + t_{pd} + t_{setup} - t_{pw})$, $t_{pd} \leq T_c - \text{Max}(t_{pdq}, t_{pcq} + t_{setup} - t_{pw})$
Min-Delay Constraints: $t_{cd} \geq t_{hold} - t_{ccq}$, $t_{cd1}, t_{cd2} \geq t_{hold} - t_{ccq} - t_{nonoverlap}$, $t_{cd} \geq t_{hold} - t_{ccq} + t_{pw}$
Time Borrowing: $t_{borrow} \leq \frac{T_c}{2} - (t_{setup} + t_{nonoverlap})$, $t_{borrow} \leq t_{pw} - t_{setup}$,

Clock Skew: $t_{pd} \leq T_c - (t_{pcq} + t_{setup} + t_{skew})$, $t_{cd} \geq t_{hold} - t_{ccq} + t_{skew}$, $t_{pd} \leq T_c - (2t_{pdq})$, $t_{cd1}, t_{cd2} \geq t_{hold} - t_{ccq} - t_{nonoverlap} + t_{skew}$; $t_{borrow} \leq \frac{T_c}{2} - (t_{setup} + t_{nonoverlap} + t_{skew})$,

$t_{pd} \leq T_c - \text{Max}(t_{pdq}, t_{pcq} + t_{setup} - t_{pw} + t_{skew})$, $t_{cd} \geq t_{hold} + t_{pw} - t_{ccq} + t_{skew}$, $t_{borrow} \leq t_{pw} - (t_{setup} + t_{skew})$

سری سوال : ۱ یک

زمان آزمون (دقیقه) : تستی : ۰۰ تشریحی : ۱۲۰

تعداد سوالات : تستی : ۰۰ تشریحی : ۶

عنوان درس : مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی / کد درس : کارشناسی ارشد - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳

فرمولهای نهایی

TABLE 4.5 Summary of Logical Effort notation

Term	Stage Expression	Path Expression
number of stages	1	N
logical effort	g (see Table 4.2)	$G = \prod g_i$
electrical effort	$b = \frac{C_{out}}{C_{in}}$	$H = \frac{C_{out(path)}}{C_{in(path)}}$
branching effort	$\hat{b} = \frac{C_{out(path)} + C_{off(path)}}{C_{in(path)}}$	$B = \prod \hat{b}_i$
effort	$f = gb$	$F = GBH$
effort delay	f	$D_f = \sum f_i$
parasitic delay	p (see Table 4.3)	$P = \sum p_i$
delay	$d = f + p$	$D = \sum d_i = D_f + P$

TABLE 4.3 Parasitic delay of common gates

Gate Type	Number of inputs				
	1	2	3	4	n
inverter	1				
NAND		2	3	4	n
NOR		2	3	4	n
tristate, multiplexer	2	4	6	8	$2n$

TABLE 4.2 Logical effort of common gates

Gate Type	Number of inputs				
	1	2	3	4	n
inverter	1				
NAND		4/3	5/3	6/3	$(n+2)/3$
NOR		5/3	7/3	9/3	$(2n+1)/3$
tristate, multiplexer	2	2	2	2	2
XOR, XNOR		4, 4	6, 12, 6	8, 16, 16, 8	

The method of Logical Effort is applied with the following steps:

1. Compute the path effort: $F = GBH$
2. Estimate the best number of stages: $\hat{N} = \log_4 F$
3. Sketch a path using: \hat{N} stages
4. Estimate the minimum delay: $D = \hat{N}F^{1/\hat{N}} + P$
5. Determine the best stage effort: $\hat{f} = F^{1/\hat{N}}$
6. Starting at the end, work backward to find sizes: $C_{in_i} = \frac{C_{out_i} \times g_i}{\hat{f}}$

$$\pi \times 10^7 = \frac{T_c e^{\frac{20 \times 10^{-12}}{5 \times 10^7}}}{(5 \times 10^7)(15 \times 10^{-12})}$$

Binary \rightarrow Gray Gray \rightarrow Binary

$$G_{N-1} = B_{N-1} \quad B_{N-1} = G_{N-1}$$

$$G_i = B_{i+1} \oplus B_i \quad B_i = B_{i+1} \oplus G_i \quad N-1 > i \geq 0$$

TABLE 11.3 Comparison of adder architectures

Architecture	Classification	Logic Levels	Max Fanout	Tracks	Cells
Carry-Ripple		$N-1$	1	1	N
Carry-Skip ($n=4$)		$N/4 + 5$	2	1	$1.25N$
Carry-Increment ($n=4$)		$N/4 + 2$	4	1	$2N$
Carry-Increment (variable group)		$\sqrt{2N}$	$\sqrt{2N}$	1	$2N$
Brent-Kung	$(L-1, 0, 0)$	$2 \log_2 N - 1$	2	1	$2N$
Sklansky	$(0, L-1, 0)$	$\log_2 N$	$N/2 + 1$	1	$0.5 N \log_2 N$
Kogge-Stone	$(0, 0, L-1)$	$\log_2 N$	2	$N/2$	$N \log_2 N$
Han-Carlson	$(1, 0, L-2)$	$\log_2 N + 1$	2	$N/4$	$0.5 N \log_2 N$
Ladner Fischer ($l=1$)	$(1, L-2, 0)$	$\log_2 N + 1$	$N/4 + 1$	1	$0.25 N \log_2 N$
Knowles [2,1,...,1]	$(0, 1, L-2)$	$\log_2 N$	3	$N/4$	$N \log_2 N$

سری سوال : ۱ یک

زمان آزمون (دقیقه) : تستی : ۰ : تشریحی : ۱۲۰


تعداد سوالات : تستی : ۰ : تشریحی : ۶

عنوان درس : مدارهای مجتمع خیلی فشرده (VLSI)

رشته تحصیلی / کد درس : کارشناسی ارشد - مهندسی برق گرایش مدارهای مجتمع الکترونیک ۱۳۱۹۱۸۳


فرمولهای نهایی

Inverter




$$\begin{aligned} g_u &= 4/3 \\ g_d &= 4/9 \\ g_{avg} &= 8/9 \\ p_u &= 18/9 \\ p_d &= 6/9 \\ p_{avg} &= 12/9 \end{aligned}$$

NAND2




$$\begin{aligned} g_u &= 8/3 \\ g_d &= 8/9 \\ g_{avg} &= 16/9 \\ p_u &= 30/9 \\ p_d &= 10/9 \\ p_{avg} &= 20/9 \end{aligned}$$

NOR2



$$\begin{aligned} g_u &= 4/3 \\ g_d &= 4/9 \\ g_{avg} &= 8/9 \\ p_u &= 30/9 \\ p_d &= 10/9 \\ p_{avg} &= 20/9 \end{aligned}$$

Generic



	Sequencing Overhead ($T_c - t_{pd}$)	Minimum Logic Delay t_{cd}	Time Borrowing t_{borrow}
Flip-Flops	$t_{pdq} + t_{setup} + t_{skew}$	$t_{hold} - t_{cq} + t_{skew}$	0
Two-Phase Transparent Latches	$2t_{pdq}$	$t_{hold} - t_{cq} + t_{nonoverlap} + t_{skew}$ in each half-cycle	$T_c/2 - (t_{setup} + t_{nonoverlap} + t_{skew})$
Pulsed Latches	$\max(t_{pdq}, t_{pdq} + t_{setup} - t_{pw} + t_{skew})$	$t_{hold} - t_{cq} + t_{pw} + t_{skew}$	$t_{pw} - (t_{setup} + t_{skew})$

$$S = \overline{A}BC + A\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C}$$

$$= (A \oplus B) \oplus C = P \oplus C$$

$$C_{out} = AB + AC + BC$$

$$= AB + C(A + B)$$

$$= \overline{A}\overline{B} + \overline{C}(\overline{A} + \overline{B})$$

$$= \text{MAJ}(A, B, C)$$

$$S = ABC + (A + B + C)\overline{C}_{out}$$

$$P(t_{DQ} > t') = \frac{T_0}{T_c} e^{-\frac{t'}{\tau_s}} \text{ for } t' > b$$

$$P(\text{failure}) = N \frac{T_0}{T_c} e^{-\frac{(T_c - t_{setup})}{\tau_s}}$$

$$MTBF = \frac{1}{P(\text{failure})} = \frac{T_c e^{\frac{T_c - t_{setup}}{\tau_s}}}{NT_0}$$

$$N < \frac{t_{pd}}{t_{pd} - t_{cd}}$$

$$\frac{dV_B}{dt} = -\frac{\beta}{C_{out}} \begin{cases} \frac{(V_{DD} - V_t)^2}{2} & V_B > V_{DD} - V_t \\ \left(V_{DD} - V_t - \frac{V_B}{2}\right)V_B & V_B < V_{DD} - V_t \end{cases}$$

$$Y_w = e^{-AD} \quad C_{out} \frac{dV_B}{dt} = -I_{dn1}$$

$$N = \pi \left[\frac{r^2}{A} - \frac{2r}{\sqrt{2A}} \right] \quad I = C \frac{dV}{dt}$$