



ASM سیستم کامپیوتر

منابع : Digital Design مانو فصل ۸

RTL  
Computer system Architecture مانو فصل ۴، ۵، ۶، ۷، ۸ و قسمتی از ۱۱



ASM chart (Algorithmic state Machine)



اگر خروجی در فقط تابع ورودی های مدار باشد می توان آن را با یک در تریزی ساده سازی کرد


۱- راه حل کلاسیک : راه حل ها :

۲- استفاده از یک ROM

۳- جمع و شیفیت ترتیبی



۴- جمع و شیفیت ترتیبی

۵- جمع و شمارش ترتیبی



برای ضرب  $n \times n$  نیاز به  $n^2$  گیت AND،  $n-1$  عدد F.A داریم.

RTL، Asm chart ابزارهای طرح مدار ترتیبی بزرگ سنکرون کلاک مد هستند.




ترتیب اجرا: غیر کنترلی

۱. نقطه شروع را قرار دادی کنیم.

۲. توالی را قرار دادی کنیم.

۳. دستورات کنترلی در کلاک اول ←

LA	LB	LP	clear	Dec
1	1	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	0	0	1




مدار بالا، مدار ترتیبی سنکرون کلاک مد است.


همان طور که دیدیم در بخش کنترل ترتیب اجرا را پیاده سازی می کنیم که شامل:

- ۱- نقطه شروع (قراردادی)
- ۲- توالی (قراردادی)
- ۳- جملات کنترلی است


ASM را فقط برای مدار ترتیبی سنکرون کلاک مد می نویسیم.



آنچه که به عنوان مدار آسنکرون بحث می شود در شکل



مقابل نشان داده شده است:




به عنوان مثال فلیپ فلاب

یک مدار آسنکرون است:

مشکلات مدار آسنکرون عبارتند از: ۱- Cycle ۲- Race ۳- Hazard

همه مدارهای ترکیبی تأخیر در خروجی دارند:



و تنها راه حل آن این است که از وقتی که تمام ورودی‌ها وارد مدار شدند باید به اندازه  $t_{pd}$  ماکزیمم تأخیر صبر کنیم.

حالت در مدار آسنکرون چون فیدبک وجود دارد همراه با تأخیر مشکلات زیادی بوجود می‌آید.

مشکل Race: در مداری که چند خروجی دارد چون خروجی‌ها از مسیرهای متفاوتی تشکیل شده اند لذا با تغییر ورودی همه خروجی‌ها همزمان تغییر حالت نمی‌دهند (به علت تأخیر). حال اگر


شده اند

این خروجی‌ها فیدبک شده باشند مدار را به حالت دلخواه مانع ورود (مسابقه بین خطوطی که فیدبک

مشکل cycle: حالتی است که با تغییر ورودی مدار به نوسان بیفتد. مانند فلیپ فلاپ RS

که ورودی آن از  $R=1, S=1$  به  $R=0, S=0$  برود.


مشکل Hazard: مانند Race است ولی در یک خط اتفاق می‌افتد. در مدار زیر با تغییر




X خروجی بعد از چند تغییر حالت، پایداری می‌شود

که مشکل Hazard را بیان می‌کند.







سؤال: یک D فلیپ فلاپ داریم می‌خواهیم با فرمان load وودی A در فلیپ فلاپ قرار گیرد.



حل به فرم کلاک مد:



حل در حالت کلاک کنترل شده:




اگر فلیپ فلاپ Jk بود به شکل مقابل عمل می‌کردیم:


clear سنکرون ← clear ای است که با کلاک AND می‌شود

clear آسنکرون ← clear ای که مستقل از کلاک و مدارا clear می‌کند


10 Read A  
Read B  
 $S = A + B$   
goto 10



حال می‌خواهیم الگوریتم مقابل را حل کنیم:



## Ring Counter



در مدار بالا حداقل پریود برای اینکه جمع کننده بتواند عمل کند باید D باشد که D تاخیر گیت F.A است.

چون هیچ شرطی نداشتیم لذا از واحد پردازش هیچ خروجی به واحد کنترل نرفته است.

$\mu$ -OP : عملی است که برای انجام آن یک لایه کلاک لازم است. این عمل بر روی محتوا

یک یا چند رجیستر انجام می شود و نتیجه در یکی از همان رجیسترها یا رجیستر دیگر

10	Read A	$RA \leftarrow A$	ذخیره می شود.
	Read B	$RB \leftarrow B$	
	$S = A + B$	$RS \leftarrow RA + RB$	
	goto 10		

در مدار فوق جمع کننده که کلاک ندارد و در مورد پریود کلاک برای عمل کردن جمع کننده

بحث شد و به طور کلی رجیسترها ر فلیپ فلاپ ها کلاک نیاز دارند.


در تعریف  $\mu$ -op باید دقت داشت که یک لایه کلاک برای انجام کار نیاز است ولی

اهمیتی ندارد که پریود کلاک چقدر باشد. ممکن است عملی که باید انجام


می شود با یک کلاک طولانی تر انجام شود.

شعیت دادن یک رجیستر به اندازه دو واحد می تواند  $\mu$ -op باشد یا نه.

در حالت زیر  $\mu$ -op است که با یک کلاک انجام می شود:




در مثالی که مطرح شد مدار کنترل دارای 4 حالت بود که نمودار آن در زیر است:




زمان اجرای  $\mu$ -op: هر حالت واحد کنترل تعیین کننده زمان انجام  $\mu$ -op است

ASM چارت مدار فوق به شکل زیر می شود:



$\mu$ -op ما  $\left\{ \begin{array}{l} RA \leftarrow A \\ RB \leftarrow B \\ RS \leftarrow RA + RB \end{array} \right.$   
 هر  $\mu$ -op را از روی ASM چارت بدست می آوریم  
 بخش پردازشگر


نمودار حالت واحد کنترل را بدست می آوریم






یک  $\mu\text{-op}$  در یکی از حالت‌های واحد کنترل و با یک لبه کلاک انجام می‌شود.

یک کلاک باعث انجام  $\mu\text{-op}$  ها در واحد پردازشگر و تغییر حالت‌ها در واحد کنترل



با احتساب تأخیرهای بینیم که کلاک شماره ۵ است که باعث بارگیری رجیستر A

می‌شود که کلاک شماره ۴. لذا کلاکی باعث انجام  $\mu\text{-op}$  های حالت  $T_1$  می‌شود




که ما را از حالت  $T_1$  به  $T_2$  می‌برد.

$\mu\text{-op}$  هایی که تاکنون دیدیم غیرمستقیم بودند.


نمونه ای از  $\mu\text{-op}$  مستقیم در زیر

آمده است:




x ورودی واحد کنترل است که به صورت شرط در



ASML چارت ظاهر می‌شود.



وجود دارند که  $RB \leftarrow B$  مشروط و بقیه غیر مشروط هستند. در این حالت



اجزاء ASM چارت:




در شکل بالا نمونه دیگری از واحد کنترل برای مسئله مطرح شده ارائه شده است.

Ring Counter


مدرار فوق از نوع CD (Counter-decoder) است. در قبل نوع RC را دیدیم

حال از JC (Johnson Counter) استفاده می کنیم.



RC	JC	CD	جمع بندی روشها:
14 F.F	4 F.F	4 F.F	
به تعداد حالتها			
dec ندارد	AND 4 گیت (در ورودی)	AND 4 گیت (در ورودی)	

در مورد JC اگر 3 فلیپ فلاپ داشته باشیم:




نکته: تعداد حالتهاى واحد کنترل برابر تعداد state box های ASM چارت است



پیدا کردن اسمی توانیم با بدست آوردن لیست  $\mu$ -op ها از ASM چارت طراحی کنیم

تعداد ورودی‌های واحد کنترل با تعداد dec box چارت برابر است



مثال:



چون واحد کنترل ۳ حالت دارد ۲ فلیپ فلوپ برای آن نیاز داریم:




حال ASM چارت مدار بالا را می کشیم:




برای نمودار حالت شکل مقابل ASM چارت

زیر را خواهیم داشت:



ASM چارت مثال قبل:




بلوک ASM: نیک state box و منقلات آن را می گوئیم. در شکل بالا هر دایره

یک بلوک است.


استقلال بلوک ها: بلوک هائی توانند جزء مشترک داشته باشند. یعنی نمی توانیم dec box یا Cond. box مشترک داشته باشیم.


بلوک ها را با دایره نشان نمی دهیم بلکه از یک state box شروع کرده و مسیر را ادامه می دهیم تا به state box یعنی برسیم. آنچه که در این مسیر وجود خواهد داشت اجزای یک بلوک را تشکیل می دهد.

در ASM چارت زیر جزء مشترک وجود دارد و لذا غلط است.



شکل بالا از ساده کردن فلوجارت زیر حاصل شد:






دیاگرام حالت زیر غلط است:

چنین دیاگرام هایی وقتی غلط است که به ازای یک ترکیب معین از  $x, y$  مسیر مشخصی

وجود نداشته باشد یا چند مسیر وجود داشته باشد. در شکل بالا در حالت ۳ به ازای


$x=0, y=0$  دو حالت وجود دارد.

به همین دلیل هیچ گاه در ASM چارت شروط را به شکل زیر نمایش نمی دهیم:



مثال آیا ASM چارت زیر


درست است؟



تنها اشکالی که دارد این است که چون  $\mu_2$  هم در  $T_2$  و هم در  $box$  Con. آن اجرا می شود.

باید  $T_2$  از state box حذف شود.

تفاوت فلوجارت و ASM چارت:




اگر شکل بالا را فلوجارت در نظر گرفته و از  $T_1$  شروع کنیم مسیر سمت راست را خواهیم رفت


اما اگر ASM چارت در نظر بگیریم مسیر سمت چپ انجام می شود. دلیل این است که

در لحظه ای که کلاک می آید (در لبه کلاک) شرط تست می شود و در آن لحظه  $R_1$

صفر است. بعد از عبور از لحظه لبه کلاک  $R_1$  یک خواهد شد. لذا مسیر سمت چپ



انجام می شود.





پس می بینیم که مسیر ASM چارت دقیقاً برعکس مسیر فلوچارت است. چون فلوچارت


ترتیبی است و ASM چارت همزمان است.

۱- در یک بلوک یک رجیستر می تواند مقدار بگیرد و تست هم بشود.

در فلوچارت اگر مسیر راست را می کنیم  $R_2 + 1$  خواهد شد و اگر مسیر سمت چپ را می

کنیم  $R_2 - 1$  خواهد شد. اما در ASM چارت از هر مسیری که برویم مقدار  $R_2$

نامشخص خواهد بود. حال اگر چنین وضعیتی پیش بیاید:



۲- در یک بلوک و در یک مسیر نباید دو  $\mu$ -OP برای یک رجیستر داشته باشیم.


حتی اگر در  $T_2$  داشته باشیم  $R_2 + 1 \leftarrow R_2$  باز هم غلط است. چون منظور ما ۲ بار اضافه کردن

به  $R_2$  بوده است و نمی توان گفت که به هر حال یکی به  $R_2$  اضافه می شود.

\* همچنین در یک بلوک و در یک مسیر برای یک رجیستر نمی توان دو  $\mu$ - دست داشت.


حال اگر چنین نظری داشته باشیم که  $R_2$  در مسیر راست  $+$  و در مسیر چپ  $-$  و باید

کلاک انجام شود،  $R_2 \leftarrow 0$  را از  $T_2$  حذف کرده و به شکل زیر عمل می کنیم:




حال مدار ضرب را طراحی می کنیم:

$T_1$  Read A, B  
 $T_2$   $P = 0$   
 $T_3$  if  $B = 0$  then stop  
 $T_4$   $P = P + A$   
 $T_5$   $B = B - 1$   
 $T_6$  goto  $T_3$




نمودار حالت واحد کنترل



می توان برای توقف مدار خروجی لاشرط را به  $T=3$  داد. مدار پس از توقف باید خاموش

شود تا بتوانیم ضرب دیگری را انجام دهیم. برای اینکه فقط با یک کلید بتوانیم ضرب




جدیدی را شروع کنیم باید


به شکل زیر عمل کنیم:

```

20  if s=1 then Read A,B else goto 20
    P=0
10  if B=0 then goto 20
    P=P+A
    B=B-1
    goto 10
    
```



(ب)



(الف)

ASM چارت (ب) ساده ترین شکل حل مسئله فوق است. نکته ای که باید به آن توجه

داست این است که در بلوک  $Tr$   $RB$  هم تست می شود و هم مقدار می گیرد، اما چون

تست با مقدار قبلی  $RB$  است، این عمل ایرادی ندارد. اگر  $\mu-op$   $RB \leftarrow RB-1$

را از  $Cond. Box$  برداشته و داخل  $Tr$  خالی بگذاریم جواب ضرب درست است اما

مقدار  $RB$  در آخر کار متفاوت با حالت قبل خواهد بود. حال با توجه به  $ASM$  چارت

(ب) مدار ضرب را طراحی می کنیم:

نخست کل  $\mu-op$  ها را لیست می کنیم تا قابلیت ها

$T_1 S \{ RA \leftarrow A$



$T_2 X \{ RB \leftarrow RB-1$

$T_1 S \{ RB \leftarrow \cdot$

$T_1 S \{ RP \leftarrow \cdot$

$T_2 X \{ RP \leftarrow RP+RA$

هر چیستر مشخص شود:



$Q^t$ حالت فعلی	$SX$	$00$	$01$	$11$	$10$
$T_1 \rightarrow 0$		$T_{10}$	$T_{10}$	$T_{21}$	$T_{21}$
$T_2 \rightarrow 1$		$T_{21}$	$T_{10}$	$T_{10}$	$T_{21}$

$$D^t = Q^{t+1} = Q^t \cdot S^t + Q^t X^t$$

برای  
D فلیپ فلاپ

با دقت در مدار می توان دید که  $X$  سنکرون و همزمان با کلاک است یعنی فقط با کلاک


تغییری کند. ولی که ورودی آسنکرون است و اگر فرکانس کلاک کم باشد ممکن است

ورودی دیده نشود. از آنجائیکه یک کلاک  $\max F$  و  $\min F$  دارد، یکی از

مواردیکه  $\min F$  تعیین می شود پیروی از سیگنالهای آسنکرون (مثل  $S$ ) است.  $\max F$ .


راهم که تأخیرات قطعات مدار تعیین می کند.

حال اگر فرکانس کلاک را بالا ببریم به شکل زیر خواهد بود:




در این حالت پس از خاتمه عمل باز هم ضرب تکراری می شود تا  $S=0$  شود برای اینکه

عمل ضرب فقط یکبار انجام شود خروجی  $Y$  برای  $RB=0$  را به شکل زیر تغییر




می دهیم:

اگر پیروی  $F.A$  برابر  $T_{FA}$  باشد حداقل پیروی کلاک چقدر باشد؟



در این حالت باید:  $T_{clock} > T_{FA}$

اگر به جای  $RP \leftarrow RP + RA$  از  $RP \leftarrow RP + RA$  استفاده کنیم باید:



اگر از یک state box خالی قبل از شرط  $RB = 0$  استفاده کنیم باید:

$$T_{clock} > 3T_{FA}$$

ولی اگر یک state box بعد از  $T_3$  قرار دهیم باز هم باید:

$$T_{clock} > 2T_{FA}$$



مفید بودن state box های خالی در این جا حس می شود. لذا در طراحی مدار

اگر تاخیرات قطعات متفاوت باشند لازم نیست حتماً با کمترین خودمان را

تطبیق دهیم بلکه می توانیم از state box های خالی در مدار استفاده کنیم

برای مناسب را برای کلاک انتخاب کنیم.

روشهای ساخت واحد کنترل:



۵ - Rom - Reg


استفاده از دو IC

۴ - PLA - Reg


استفاده از ۲ IC

۳ - Mux - Reg - dec

قطعات زیاد ولی منظم



روش FF ابر حالت :




اما ورودی های توانمند ساده تر هم بشوند. این روش حتماً تضمین می کند که هیچگاه

$T_1$  و  $T_2$  و  $T_3$  با هم یک نمی شود و هر وقت مثلاً  $T_1$  یک باشد بقیه صفر هستند.

ایراداتی که این مدار دارد این است که حالت های استفاده نشده داریم یعنی اگر

به یک حالت استفاده نشده برویم تکلیف چه خواهد بود. در مدار فوق ۸ حالت

داریم که فقط ۳ حالت آنها استفاده شده است.



در مدار فوق به عنوان مثال اگر به حالت ۰۰۰ برویم یعنی  $T_1$  و  $T_2$  و  $T_3$  صفر باشند


هیچ گاه از آن خارج نخواهیم شد. لذا باید حالت‌های استفاده نشده را آنالیز کنیم

در این روش طراحی واحد کنترل اصلاح حالت‌های استفاده نشده سخت و پیچیده

خواهد که از معایب آن محسوب می‌شود. همچنین اگر به علت نویز به یک حالت استفاده

شده دیگری که نمی‌خواهیم، برویم دیگر قابل تشخیص نیست.

روش Mux-Reg-Dec:  $T_3=00$  ,  $T_2=01$  ,  $T_1=11$  if



Mux - Reg - Dec




برای طرح مدار ترکیبی n متغیره از Mux حداقل با یک خط select تا n خط

می توانیم استفاده کنیم:

$F = A'BC' + ABC$

مثال:



\* در این روش به تعداد فلیپ فلاپ ها خط select برای Mux قرار می دهیم.


برای بدست آوردن ورودی های Mux برای مثال فوق به شکل زیر عمل می کنیم:

حالت فعلی $Q_1^t \quad Q_0^t$	حالت بعدی $Q_1^{t+1} \quad Q_0^{t+1}$	شرط تابع بولی	ورودی MUX1	ورودی MUX0
1 1	1 1	$S'$	$I_3$	$I_3$
1 1	0 1	$S$	$S'$	1
0 1	0 0	$X'$	$I_1$	$I_1$
0 1	0 1	$XS$	$XS'$	$XS + XS' = X$
0 1	1 1	$XS'$		
0 0	0 1	1	$I_0$	$I_0$

شرط هادر بخش:

1- AND دویبه دوی آنها صفر است. 2- OR دویبه دوی آنها یک است.



در غیر این صورت ASM جارت ناقص بوده یا مشکل دارد.




توانی کنترلی

- $T_1 : RY \leftarrow C$
- $T_{RY} : RY \leftarrow RY + 1$
- $T_{RY} : RY \leftarrow RY - 1$
- $T_1 S' X' : RI \leftarrow A$
- $T_1 S' X : RI \leftarrow B$
- $T_Y : RI \leftarrow RI + RY$
- $T_{YX} : RI \leftarrow RI + 1$
- $T_{YX} : RI \leftarrow RI - 1$

واحد پردازشگر:





اگر جایی مسیر سه و ه را در Mux عوض کنیم آن گاه:

$S_1 = T_1S'X'$


$S_0 = T_1S'X$

برای ساده شدن این حالت را در نظری بگیریم:

در حال حاضر واحد کنترل ۸ خروجی دارد. اگر تعداد  $\mu$ -op ها زیاد شود باز هم

خروجی ها عوض نمی شود. ( $\mu$ -op های جدید با رنگ قرمز مشخص شده اند). یعنی

هیچ لزومی ندارد تعداد خروجی ها را زیاد کنیم. در طراحی همیشه تعداد خروجی های



متفاوت را در نظری بگیریم.

PLA-Reg & ROM-Reg

حسین این روشها این است که کل مدار ترکیبی در یک IC جای میگیرد.

جدول حالت خلاصه شده برای PLA:

حالت فعلی		ورودی ها			حالت بعدی		خروجی ها							
$Q_1^t$	$Q_0^t$	S	X	Y	$Q_1^{t+1}$	$Q_0^{t+1}$	$L_1$	incr	decr	$L_2$	incl	del	$S_1$	$S_0$
$I_4$	$I_3$	$I_2$	$I_1$	$I_0$	$O_9$	$O_8$	$O_7$	4	5	4	3	2	$O_1$	$O_0$
T <sub>1</sub>	1	1	0	0	1	0	1	0	0	1	0	0	1	0
	1	1	0	1	0	1	0	0	0	1	0	0	0	1
	1	1	1	-	-	0	1	0	0	0	0	0	0	0
T <sub>2</sub>	1	0	-	-	0	1	0	1	0	1	0	0	0	0
	1	0	-	-	1	0	1	0	0	1	0	0	0	0
T <sub>3</sub>	0	1	-	0	-	0	1	0	0	0	1	0	0	0
	0	1	-	1	-	0	1	0	0	0	0	1	0	0

$D_0^t$     $D_1^t$     $T_1$     $T_{xy}$     $T_{r+T_1S'}$

اگر از PLA استفاده نکنیم ورودی های فلیپ فلاپها به صورت زیر خواهد بود:

$$D_1 = Q_1 Q_0 S' X' + Q_1 Q_0' Y + Q_1' Q_0 X$$

$$D_2 = (Q_1 Q_0 S' X')$$

معمولاً در جدول برنامه ریزی PLA صفرهای <sup>خروجی</sup> را با  $\_$  نمایش می دهند.

تعداد سطرهای جدول PLA برابر تعداد مسیرهای وارد شده به state box است.

جدول فوق نیاز به یک AND گیت و  $n$  OR گیت است.

تعداد ستونهای خروجی

تعداد سطرها

می‌کنیم

اگر بخواهیم از مسیر مکمل (F) خارج شویم جای صفرها و یک‌ها را در آن ستون عوض

در Max داریم که آنالیز و تصحیح حالت‌های استفاده نشده بسیار راحت بود.

در مدار فوق ۲ فلیپ فلاپ داریم و ۴ حالت که یک حالت آن یعنی ۰۰ استفاده نشده

است. از روی جدول می‌توان گفت حالت بعد از حالت استفاده نشده چیست. در

مدار فوق اگر مدار به حالت ۰۰ برود، تمام گیت‌های AND خروجی صفر می‌گیرند

و لذا مدار در همان حالت ۰۰ باقی می‌ماند.

در حالت کلی به ازای هر حالت استفاده نشده تمام گیت‌های AND صفر می‌شوند و در

نتیجه تمام خروجی‌های PLA مقدار صفر می‌گیرند.

حال برای اینکه از حالت استفاده نشده خارج شویم دو راه حل داریم:

۱- اگر مثلاً می‌خواهیم به  $T_2$  برویم،  $T_2$  را ۰۰ در نظری بگیریم.

۲- یک سطر به شکل زیر به جدول اضافه کنیم:

$T_2$  ۰۰ - - - - - حالتی که می‌خواهیم

در این حالت به هر حال یک گیت AND اضافه می‌شود.

حال اگر بخواهیم بدون اضافه کردن AND مشکل را حل کنیم به شکل زیر عملی کنیم:

فرض کنیم اگر به 00 رفتیم می خواهیم به 10 برویم. در این صورت ستون دوم خروجی

را همانطور که به رنگ قرمز نشان داده شده تغییر می دهیم. پیدا

وقتی که یک ستون را Complement می کنیم در نقاط تعریف شده (حالات استفاده شده)

تابع تغییری نمی کند ولی در نقاط تعریف نشده ستونهای C دارای مقدار یک می شوند.


در طراحی با ROM جدول به شکل زیر تغییر می کند:

$Q_1$	$Q_0$	$S$	$x$	$y$	$d_7$	$d_6$	...	$d_0$
$a_1$	$a_0$	$a_2$	$a_1$	$a_0$				
0 → 0	0	0	0	0				
1 → 0	0	0	0	1				
⋮	حالت استفاده نشده							
7 →								
⋮								
17 → 1	0	0	0	1	1	1	$d_5$	...
⋮								
31 → 1	1	1	1	1	0	1		

برای تعیین  $d_0$  تا  $d_7$  از روی ASM چارت می توانیم دنبال کنیم و حالت بعدی را

پیدا کنیم و همچنین با تشخیص  $\mu\text{-op}$  هایی که انجام می شوند  $d_7$  تا  $d_0$  را تعیین


کنیم. ۲- از روی جدول P-A مقادیر را بیابیم.



مثال :

برای طراحی مدار فوق با PLA به یک PLA دارای ۵ ورودی (تعداد state box ها + تعداد Condition box) و دارای ۴ خروجی (تعداد فرمان های متفاوت + تعداد خروجی فلیپ فلاپها) و نیاز به ۴ گیت AND (تعداد مسیرهای وارده به state box) دارد در طراحی ROM ، ۲۴ کلمه تعیین تکلیف می شوند که ۸ تای آنها استفاده نشده است  
(سوال امتحانی)

Read A, B  
P = 0  
10 if B = 0 then stop  
P = P + A  
B = B - 1  
goto 10



مثال :

آیا الگوریتم بالا اعداد منفی را هم ضرب می کند؟



برای این منظور باید قرارداد برای اعداد منفی را بدانیم که عموماً ماکمل ۲ است. در این

صورت باید تغییرات مقابل را بدیم :  
if B > 0 then P = P + A B = B - 1 else P = P - A B = B + 1








طراحی تریسبی مدار فوق : اگر بخواهیم تک تک ورودی‌ها را چک کنیم به ازای  $n$  ورودی نیاز به  $n$  شرط در ASM چارت پیدای کنیم. لذا از یک سبقت رجیستر استفاده می‌کنیم و فقط یک خروجی راست کرده و بعد از هر بار یکبار سبقتی دهیم. شرط خاتمه را صفر می‌گذاریم و به اطلاعات هم نیازی نداریم (بعد از شمارش).




برای ساده‌سازی state box خالی آخر حذف می‌کنیم می‌توانیم  $R \leftarrow shr R$  را از Condition box برداریم و در state box خالی دوم قرار دهیم و تنها فرقی که دارد در پایان، هنگام خروجی یکبار هم به سمت راست سبقت خواهیم داشت.

مثالی دیگر برای ضرب:





برای ساده سازی می توانیم state box آخر، Condition box بگیریم.




روش دیگری طراحی:


در اینجامدار ساده نمی شود.



فصل ۴ :



کنترل



فرمان :  $\mu$ -op goto  $T_r$

\*  $\left\{ \begin{array}{l} T_1, x \\ T_1 \\ T_1, x' \end{array} \right. : \left. \begin{array}{l} \mu_1 \\ \mu_r, \text{ goto } T_r \end{array} \right\}$


$T_r : \mu_r, \mu_\delta$

$T_y, y' : \mu_y$

$T_z, z : \mu_z$

\*  $T_1 : \mu_1, \text{ if } (x) \text{ then } (\text{goto } T_r) \text{ else } \{\text{goto } T_r, \mu_r\}$

قراردادهای زبان :



نحوه شماره گذاری بیت های رجیستر

$IR_{15}$  تعیین بیت خاص رجیستر

$IR(0-11) = IR(AF)$  ,  $IR(11-15) = IR(OP)$



کلمه دهم حافظه  $M[10]$


در مورد حافظه :

فرمان :  $\mu$ -op

تابع بولی :  $\mu_4, \mu_5$

T


$\mu$ -op های انتقال موازی :



T :  $R1 \leftarrow R2, R2 \leftarrow R1$

شرط انجام فرامین بالا این است که رجیسترها محتاجاً حساس به لبه باشند.  
*edge triggered*

انتقال سری :



با توجه به اینکه در انتقال مبدأ نباید تغییر کند لذا مدار  $R2$  دارای فیدبک است.

در انتقال سری برای  $n$  بیت نیاز به  $n$  کلاک داریم.

T :  $R2_i \leftarrow R2_{i+1}, R1_i \leftarrow R1_{i+1}, i=0, \dots, n-2$   
 $R2_{n-1} \leftarrow R2_0, R1_{n-1} \leftarrow R1_0$


word time

WT<sub>1</sub> :  $R1 \leftarrow R2$  , انتقال سری  
 اعلان


اگر « انتقال سری » را نگذاریم به معنی انتقال موازی خواهد بود.

WT<sub>2</sub> :  $R2 \leftarrow R1 + R3$

انتقال سری



$$T: R_2 \leftarrow R_1 + R_3$$




روش:




انتقال با باس:

هدف امکان انتقال از هر رجیستری به هر رجیستری.

$$\begin{aligned} R_1 &\leftarrow R_2 \\ R_2 &\leftarrow R_3 \\ R_3 &\leftarrow R_1 \\ R_1 &\leftarrow R_3 \end{aligned}$$



در حالت کلی:



Input

در این طرح اگر تعداد رجیسترها  $M$  باشد و تعداد بیت هر رجیستر  $N$  باشد آن


گاه  $M \times N$  تعداد MUX های استفاده شده است و تعداد خطوط Data برابر

$M^2 \times N$  است. تعداد خطوط فرمان واحد کنترل برابر  $M + KM$  است.  $M$  انتقال

همزمان و مستقل می توانیم داشته باشیم. برای اینکه در هر کلاک  $M$  انتقال نداشته باشیم

مفهوم باس مطرح می شود. در باس ایده مسیر عمومی و بیان می گردد. در حالیکه در

فرم بالا برای هر رجیستر یک مسیر خصوصی داریم.



در این حالت تعداد MUX ها به تعداد بیت های یعنی  $N$  است. تعداد خطوط DATA برابر

$N \times M$  و تعداد فوآن ها  $K+M$  یا  $K+K$  است.

یک میدان مقصد متعدد      یک میدان مقصد

در حالتی که فقط یک مقصد داریم از یک decoder به فرم بالا استفاده می کنیم.

$T_1 : R_2 \leftarrow R_1, R_3 \leftarrow R_1$  ← با تک مقصد امکان پذیر نیست

$T_2 : R_1 \leftarrow R_3, R_3 \leftarrow R_2$  ← چون دومیداد داریم.

$T_3 : R_1 \leftarrow R_2, R_2 \leftarrow R_1$  ← باز هم دومیداد داریم.

برای انجام  $T_2$  نیاز به دو کلاک داریم، و برای انجام  $T_3$  به یک رجیستر اضافی (لگ)

وسه کلاک نیاز داریم.

در لیست  $\mu$ -op ها اگر اعلانی نباشد به مفهوم مسیر خصوصی است. اما می توان با یک



اعلان مانند BUS نحوه انجام را از نوع مسیر عمومی کرد.

در مثالی که زده شد:

وقتی در آهنگیم

$$\begin{cases} S_1 = T_1 + T_2 + 0 + T_1 \\ S_2 = 0 + T_2 + T_3 + 0 \end{cases}$$

مبدأ

$$\begin{cases} I_1 = 0 + T_2 + T_3 + T_3 \\ I_2 = T_1 + 0 + T_3 + T_3 \end{cases}$$

مقصد

وقتی در آهنگیم

$T_1 : \text{ABUS} \leftarrow R_1$


$T_2 : R_2 \leftarrow \text{ABUS}$

خ  
چون BUS حافظه ندارد

$T_3 : R_3 \leftarrow R_2$  ، انتقال از طریق باس


>

BUS حافظه ندارد.



مدارهایی که سه حالتی هستند معمولاً یک OE (output enable) دارند، که باعث

فعال شدن می شود.



در این روش بدون نیاز به MUX ، BUS را تشکیل می دهیم.



در مدارهای زیر اتصال خروجی ها مجاز نیست:

خروجی سه حالت  
3-state  
تشکیل باس

ECL  
wired OR


TTL . open collector  
wired AND

تشکیل باس با MUX یا خروجی سه حالت.



$I_{out1}$  حد جریان است که می توانیم از گیت بکشیم تا آن عوض نشود.  $I_{out}$  حد جریانی

است که گیت می تواند بکشد تا آن عوض نشود.



$$F_{out1} = \frac{I_{out1}}{I_{in1}}, \quad F_{out0} = \frac{I_{out0}}{I_{in0}}$$

$F_{out}$  نشان می دهد که یک خروجی چند ورودی را حداکثر می تواند تأمین کند.


خروجی سه حالته

}	0	LZ
	1	LZ
	Hz	


در حالت Hz مدار دیگری تواند جریان لازم برای بار را تأمین کند.

همان طور که گفتیم در حالت نهایی زیر اتصال خروجیها مجاز نیست:

TTL open-collector




ECL



خروجی سه حالته

تشکیل باس

در خروجی سه حالته، اتصال خروجیها باعث تشکیل باس خواهد شد.






مدلی از open-collector TTL :

ورودی OE (output enable) در IC ها برای خروجی Hz است. هنگامیکه




OE صفر است خروجی Hz و هنگامی که OE یک باشد خروجی فعال و LZ است

لذا گیت هایی که دارای خروجی سه حالته هستند به شکل زیر هستند:





تشکیل بایس با خروجی سه حالتی :




در این روش به جای  $n$  تا MUX از یک Dec استفاده می شود.

$T_0$ :  $R1 \leftarrow R2$  ,  $R1 \leftarrow BUS$  ,  $BUS \leftarrow R3$   
 $T_1$ :  $R3 \leftarrow R1$  . درست

$T_0$ :  $R1 \leftarrow R2$  ,  $BUS \leftarrow R2$   
 $T_1$ :  $R3 \leftarrow R1$  ,  $R1 \leftarrow BUS$  . کله


$T_0$ :  $R1 \leftarrow R2$  ,  $BUS \leftarrow R2$  . درست  
 $T_1$ :  $R3 \leftarrow R1$  ,  $R1 \leftarrow BUS$  ,  $BUS \leftarrow R2$

$S1$ :  $T_0 + 0$   
 $S_0$ :  $0 + T_1$   
 $I_1$ :  $0 + T_1$   
 $I_0$ :  $T_0 + T_1$



$t_m$ : تأخیر MUX

$t_d$ : تأخیر Dec




انتقال با حافظه:

در حافظه مسئله  $access\ time$  زمان دسترسی مطرح می شود که مربوط به تأخیرهای می شود.

$Read\ access\ time$ : زمانی است که باید مهلت دهیم تا  $adr$  و فرمان خواندن

وارد شود و محتوی در خروجی قرار گیرد.



مسئله خواندن:


$$T_0 : AR \leftarrow adr_1$$

$$T_1 : DR \leftarrow M[AR]$$

$$T_2 : AR \leftarrow adr_2, DR \leftarrow data$$


$$T_3 : M[AR] \leftarrow DR$$

مسئله نوشتن:



$L_{AR} = T_0 + T_r$        $L_{DR} = T_1 + T_r$   
 $S = T_1$       ,      Read =  $T_1$       ,      write =  $T_3$

در حافظه فوق  $access\ time$  باید کمتر از یک کلاک باشد.



حال اگر پریود کلاک نصف شود باید فرمان ها را مدت بیشتری نگه داریم:

- |                             |    |                             |
|-----------------------------|----|-----------------------------|
| $T_0 : AR \leftarrow adr$   | یا | $T_0 : AR \leftarrow adr$   |
| $T_1 :$                     |    | $T_1 : R \leftarrow 1$      |
| $T_2 : DR \leftarrow M[AR]$ |    | $T_2 : DR \leftarrow M[AR]$ |


به شرط اینکه  $access\ time$  کمتر از پریود کلاک باشد.

همیشه درست

- |   |                        |
|---|------------------------|
| $T_0 : AR \leftarrow adr1$                      | RTL مقابل درست است اما |
| $T_1 : PC \leftarrow adr2, DR \leftarrow M[AR]$ |                        |
| $T_2 : AR \leftarrow adr3, IR \leftarrow M[PC]$ | مداران یا حافظه قبلی   |
| $T_3 : M[AR] \leftarrow DR$                     |                        |

ABUS = address Bus

متفاوت است:



$$L_{AR} = T_0 + T_1, \quad L_{PC} = T_1, \quad L_{DR} = T_1, \quad R = T_1 + T_2$$

$$L_{IR} = T_2, \quad W = T_3, \quad S = T_1 + T_3$$


دزمانهای  $T_1$  و  $T_3$  ، AR روی BUS است، به همین دلیل  $S = T_1 + T_3$  است.

سلول حافظه:

سلول حافظه FF نیست. سلولهای حافظه دو نوعند: استاتیک و دینامیک.

خواندن و نوشتن همزمان در آنها مجاز نیست.


یک سلول پایه به شکل زیر است:



به سلول مقابل سلول استاتیکی گوئیم.

و تا وقتی که برق وصل است اطلاعات آن تغییر نمی کند مگر اینکه ما آن را تغییر دهیم.

اما در سلول دینامیک اطلاعات ممکن است عوض شود.



برای خواندن select را فعال می کنیم و یکی از ترانزیستورها on شده و دیگری off می شود.

اما برای نوشتن نه تنها اینکه select را فعال می کنیم امیتریکی از ترانزیستورها سیگنال


نیز اعمال می‌کنیم. لذا به دلایل مداری:

\* خواندن و نوشتن همزمان در سلول حافظه مجاز نیست.

نادرست.  $R1 \leftarrow M[10]$ ,  $M[10] \leftarrow R2$

در سلول دینامیک شارژ را بر روی یک خازن قرار می‌دهیم. لذا بعد از مدتی خازن

دشارژ می‌شود و اطلاعات از بین خواهد رفت، این در حالی است که برق هم وصل است.



حسن دینامیک این است که به جای چند ترانزیستور یک خازن وجود دارد و لذا در سطح

کمتری تعداد بیشتری سلول وجود خواهد داشت. برای رفع عیب این سلول‌ها قبل از

اینکه اطلاعات آنها از بین رود، اطلاعات را دوباره تازه می‌کنیم. به این کار Refresh

گفته می‌شود. پس یک زمان Refresh مطرح می‌شود. فرکانس مینیمم کلاک را زمان


Refresh نیز تعیین می‌کند (علاوه بر ورودی‌های آسنکرون). اگر فرکانس از حد خاصی

کمتر شود اطلاعات از بین خواهد رفت.

در سلول‌های دینامیک زمان access time بسته به اینکه سلول در حال Refresh شدن

است یا نه متفاوت خواهد بود. لذا یک پایه اضافه می‌شود که اعلام می‌دارد آیا سلول






Refresh شده است یا نه!

اندازه یک IC وسطی که اشغال می کند بستگی به تعداد پایه های آن دارد. برای یک RAM

که دارای ۳۲ کلمه است اگر بخواهیم ۳۲ پایه ورودی و ۳۲ پایه خروجی داشته باشیم ۶۴ پایه



داریم که خیلی زیاد است.


در شکل بالا دو IC با پایه های مساوی و ظرفیت های مختلف نشان داده شده است. برای

ساخت یک حافظه ۵۱۲K x 9 bit از نوع IC ۱۲۸۰۰۰ یا از نوع مستر است یا IC ۱۸ از نوع

سست چپ داشته باشیم.

از طرفی می توان صرفه جویی پایه کرد. چون خواندن و نوشتن data به طور همزمان مجاز


نیست خط data را دو طرفه (BUS) می کنیم و یک پایه کمتری شود.



روش دیگر صرفه جویی پایه ها در مقابل نشان داده

شده است. به جای ۴ خط آدرس از ۸ خط استفاده

شده است و یک low/high مشخص می کند که امیک از AR ها باید ورود شود.



نحوه دو طرفه شدن خط data در


شکل مقابل نشان داده شده است.

در نقطه A یک BUS برای اطلاعات ورودی

و خروجی تشکیل شده است.

وقتی خط آدرس ۴ بیتی به دو خط ۸ بیتی تقسیم می شود نیاز به یک Dec  $2^4 \times 14$

است که یک خط select دارد. لذا نیاز به  $2^{14}$  گیت AND دارد. اما می توان از ترکیب






زیر استفاده کرد:

در این حالت دو خط select داریم که یک

کلمه وقتی انتخاب می شود که ستون افقی و عمودی آن دارای اطلاعات باشد.


توسعه تعداد کلمات یا تعداد بیت (نقشه حافظه)







برای اینکه نیازی به MUX, DMUX نباشد از BUS استفاده می کنیم.

CS = cheap select






اگر بخواهیم کلمات مشخص شده در بالا در IC ها قرار گیرند کافیست به IC ها ورودی های  $a_3$  و  $a_2$  و به Dec ورودی های  $a_0$  و  $a_1$  را می دهیم. به این نوع آدرس دهی گسسته اطلاق می شود. آدرس دهی پیوسته در حالت اول بود که در IC<sub>0</sub>، IC<sub>1</sub>، IC<sub>2</sub>، IC<sub>3</sub> قرار گرفت.



$$CS_0 = a_2 a_1$$

$$CS_1 = a_2 \bar{a}_1 + \bar{a}_2 a_1$$


$$CS_2 = a_2 a_1$$



آدرس دهی پیوسته: ... قرار می گرفت.

تعویض جای IC ها باعث تغییر CS می شود. آدرس دهی پیوسته:

اگر بیت IC کلمات داده شود CS آن  $a_1 a_0$  است.



اگر IC کلمات داده شود CS آن پیچیده شده و مدارات اضافی خواهیم داشت. لذا ساده ترین حالت این است که از آدرس دهی پیوسته استفاده کنیم.



Hex :  $a_{15} \dots a_0$

1K
2K
1K
4K
2K
1K

تقریباً :

آدرس های ورودی و CS های هر IC را بیابید.

= 1AK

Hex

Ic0	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	1K	مثال :
	0	0	0	0	0	0	0	0	0	0	0	0	
Ic1	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	2K
	0	0	0	1	0	0	0	0	0	0	0	0	
Ic2	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	4K
	0	0	0	1	1	0	0	0	0	0	0	0	
Ic3	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	$a_{15} \dots a_0$	1K
	0	0	0	1	1	1	0	0	0	0	0	0	

$CS_0 = a'_{15} a'_{14} a'_{13} a'_{12}$


$CS_1 = a'_{15} a'_{14} a'_{13} a'_{12} + a'_{15} a'_{14} a'_{13} a'_{11}$

$CS_2 =$



$CS_3 =$



بهترین نقشه برای قراردادن IC ها این است که هر کدام سرمضربی از مقدار خودش



حالت پیچیده انتخاب کلمات:



$$CS = a'_{12} a'_{11} a'_{10} + a'_{12} a'_{11} a_0 + a_{12} a'_{11} a_0 + a_{12} a_{11} a_0$$

$$A_0 = m_1 + m_3$$

$$A_1 = m_2 + m_3$$

OP-های حسابی:

$$R^3 \leftarrow R_1 + R_2$$

$$R \leftarrow R + 1$$

$$R^3 \leftarrow R_1 - R_2$$


$$R \leftarrow R - 1$$

$$R^3 \leftarrow R_1 * R_2$$

$$R \leftarrow Const$$


$$R^3 \leftarrow R_1 / R_2$$

$$R \leftarrow -R$$



باقوم به اینکه  $\mu$ -op باید در یک کلاک انجام شود لذا مدار داخل  $\times$  باید یک مدار ترکیبی

باشد که در یک کلاک انجام می شود.




$\mu$ -op تفریق:


داشت

می توان  $\mu$ -op جمع و تفریق و ضرب و تقسیم را به یک MUX داد و همگی را در یک زمان

$$R \leftarrow -R = \begin{cases} \bar{R} \leftarrow \bar{R} \\ R \leftarrow R+1 \end{cases} \quad \text{برای } R \leftarrow -R = \bar{R}$$



مکمل اها



مکمل اها

$\mu$ -op های منطقی:

$$\begin{aligned}
 R^W \leftarrow R^I \wedge R^Y \text{ selective clear} & \quad R^W \leftarrow \bar{R}^Y \\
 R^W \leftarrow R^I \vee R^Y \text{ selective set} & \quad R^W \leftarrow 0 \\
 R^W \leftarrow R^I \oplus R^Y \text{ selective Complement} & \quad R^W \leftarrow 1 \\
 R^W \leftarrow R^I \odot R^Y &
 \end{aligned}$$



μ-op های منطقی عملیات پایه‌ای هستند که برای پردازش غیر عددی و تست‌ها به کار می‌روند.

مثال: می‌خواهیم بیت  $a_7$  و  $a_2$  از ترکیب زیر صفر شوند:

$$R = \begin{matrix} a_7 & a_6 & a_5 & a_4 & a_3 & a_2 & a_1 & a_0 \\ 0 & a_6 & a_5 & a_4 & a_3 & a_2 & a_1 & a_0 \end{matrix}$$

$$\rightarrow R \wedge (\underbrace{01111011}_{\text{mask}}) : \text{selective clear}$$

AND شدن در این نوع μ-op ها به صورت بیت به بیت است (و به همین ترتیب دیگر

ایراتورها). فلذا  $R_1 + R_2$  <sup>حسابی</sup> و  $R_1 \vee R_2$  <sup>منطقی</sup> با هم متفاوتند.


البته اگر توابع بولی باشند (مانند توابع خرمای) شکل‌هایی مانند  $T_1 + T_2$  به

مفهوم منطقی است و ایرادی ندارد.

$$R \vee (10000100) : \text{selective set}$$

$$R \oplus (10000100) : \text{selective complement}$$

در یک کامپیوتر جمع و تفریق و... بر روی اطلاعات BCD یا BIN انجام




$$92 : \begin{matrix} \overbrace{00110011}^{9 \text{ ASCII}} & \overbrace{00110010}^{2 \text{ ASCII}} \\ \hline 92 \text{ ASCII} \end{matrix}$$

$$\begin{matrix} \overbrace{00001001}^9 \text{ BCD} & \overbrace{00000100}^2 \text{ BCD} \\ \hline 92 \text{ BCD unpacked} \\ \text{UNP} \end{matrix}$$




Circular shift : cir R , cil R




شیفت حسابی  
Arith. shift

Ashr R  
تقسیم بر ۲  
بارعایت علامت


Ashl R  
ضرب در ۲  
بارعایت علامت



اگر قرارداد نمایش مکمل ۲ باشد :



مکمل ۱ باشد :



علامت وقد مطلق باشد :

مثال علامت وقد مطلق :

% 0 1 1 0 ± 4 R

% 1 1 0 0 ± 12 Ashl R

% 0 0 1 1 ± 3 Ashr R

+ 4 0 0 1 1 0 0 + } → [ ] ← { + 1  
+ 3 0 0 0 1 1 1 - }  
+ 12 0 1 1 0 0

در مکمل ۱ برای شیفت اعداد منفی نخست آنها را مثبت کرده و به روش مثبت شیفت

منفی مثبت  
 $a_r a_{r-1} a_{r-2} a_1 a_0$   
 $a'_r a'_{r-1} a'_{r-2} a'_1 a'_0$



می داند و سپس تبدیل به منفی می کند.

$a'_r a'_{r-1} a'_{r-2} a'_1 a'_0 0 \rightarrow a_r a_{r-1} a_{r-2} a_1 a_0 1$

$0 a'_r a'_{r-1} a'_{r-2} a'_1 \rightarrow 1 a_r a_{r-1} a_{r-2} a_1$

$Ashl R = Cil R$


پس در این حالت علامت هر چه باشد وارد می شود



می خواهیم تمام  $\mu-OP$  ها را در مجموعه زیر داشته باشیم. برای این منظور

فکته موارد ترکیبی به نام ALU خواهیم داشت و رجیسترها فقط قابلیت


بارگیری دارند.





ICIA

برای یک بیت :


بخش حسابی



بخش منطقی




$S_p$	$S_r$	$S_l$	$S_o$	$C_o$	$R$
0	0	0	0	0	$A+B$
		0	0	1	$A+B+1$
		0	1	0	$A-B-1$
		0	1	1	$A-B$
		1	0	0	$A$
		1	0	1	$A+1$
		1	1	0	$A-1$
		1	1	1	$A$
0	1	0	0	$\alpha$	$A$
0	1	0	1	$\alpha$	$A \wedge B$
0	1	1	0	$\alpha$	$A \vee B$
0	1	1	1	$\alpha$	$A \oplus B$
1	0	$\alpha$	$\alpha$	$\alpha$	shr A
1	1	$\alpha$	$\alpha$	$\alpha$	shl A




حسابی

منطقی


- ADD :  $A+B$  برای جمع قالی
- ADC :  $A+B+Carry$
- SUB :  $A-B$  برای تفریق قالی
- SBB :  $A-B-borrow$



در مورد شیفت: آنچه که نوع شیفت را مشخص می کند  $A_{n-1}$  و  $A_n$  است. لذا برای انتخاب انواع



$S_r$	$S_l$	$S_1$	$S_0$	$C_0$	R
1	0	0	0	$\alpha$	shr A
		0	1	$\alpha$	cir A
		1	0	$\alpha$	Ashr A
1	1	0	0	$\alpha$	shl A
		0	1	$\alpha$	cil A
		1	0	$\alpha$	Ashl A



برای load رجیسترها از dec استفاده می کنیم:


لذا کلمه واحد کنترل ۱۴ بیتی خواهد بود:

$$5 + 3 + 3 + 3 = 14$$
 مقصد  
 ایرتند B  
 ایرتند A  
 برای load ها  
 $\downarrow$   
 $S_r$   
 $S_l$   
 $S_1$   
 $S_0$   
 $C_0$

در این ALU صفر کردن یک رجیستر توسط XOR کردن رجیستر با خودش انجام می شود.

خروجی های A و B در ALU باس هستند. همچنین می توان با خروجی سه حالت آنها


را تشکیل داد چون دو باس داریم.



$\overline{A}B \overline{T_1}$  : if  $x'$  then ( $\mu_1$ , goto  $T_r$ ) else (goto  $T_r$ )

$\overline{A}B T_r$  : if  $y'$  then ( $\mu_2$ , goto  $T_1$ ) else ( $\mu_3$ , goto  $T_r$ )

$\overline{A}B T_r$  :  $\mu_3$ , if  $z'$  then (goto  $T_1$ ) else (goto  $T_r$ )



A, B فلیپ فلاپ هستند که  $T_1$  تا  $T_r$  را تولید می کنند.

روش دیگر نشان دادن :

$\overline{A}B \overline{x}$  :  $\mu_1$ ,  $B \leftarrow 1$

$\overline{A}B x$  :  $A \leftarrow 1$

$\overline{A}B y$  :  $\mu_2$ ,  $B \leftarrow 0$


$\overline{A}B \overline{y}$  :  $\mu_3$ ,  $A \leftarrow 1$ ,  $B \leftarrow 0$

$AB'Z' : A \leftarrow 0$

$AB'Z : \text{---}$  نوشتن این سطر در RTL نیازی نیست.

با اینکه دنبال کردن RTL مشکل است اما این حسن را دارد که مدار کنترل را از روی

آن به راحتی می توان ساخت.



```

10 if s then Read A, B else goto 10
   P = 0
20 if B = 0 then goto 10
   P = P + A
   B = B - 1
   goto 20
  
```


حالت فعلی	M-op	تغییر حالت
T <sub>1</sub>	if s then RA ← A RB ← B	if s' then goto T <sub>1</sub> else T <sub>2</sub>
T <sub>2</sub>	RP ← 0	goto T <sub>2</sub>
T <sub>3</sub>	---	if Z then goto T <sub>1</sub> else T <sub>4</sub>
T <sub>4</sub>	RP ← RP + RA	goto T <sub>4</sub>
T <sub>5</sub>	RB ← RB - 1	goto T <sub>2</sub>
T <sub>6</sub>	---	goto T <sub>3</sub>

پردازشگر و توابع کنترلی

واحد کنترل



طراحی با یک فلیپ فلاپ برحالت:



کاهش حالتها:

مرحله اول:

$T_1$	if s then $RA \leftarrow A$ $RB \leftarrow B$ $RP \leftarrow 0$	if s' then $T_1$ else $T_r$
$T_r$	—	if z then $T_1$ else $T_r$
$T_z$	$RP \leftarrow RP + RA$ $RB \leftarrow RB - 1$	$T_r$

مرحله دوم:


$T_1$	if s then $RA \leftarrow A$ $RB \leftarrow B$ $RP \leftarrow 0$	if s' then $T_1$ else $T_r$
$T_r$	if z' then $RP \leftarrow RP + RA$ $RB \leftarrow RB - 1$	if z then $T_1$ else $T_r$

تکلیف: ۴ فصل ۴ مانو ۴، ۱۲، ۱۳، ۱۴، ۱۵، ۱۸، ۱۹، ۲۰، ۲۱


- + مدار تقسیم با goto else if
- + " " " بدون " " " " " "
- + باس سری برای چهار رجیستر

- Load  $\rightarrow R \leftarrow Input$
- $R \leftarrow 0$
- $R \leftarrow -1$
- $R \leftarrow I \oplus R$
- $R \leftarrow I \vee R$
- $R \leftarrow I \otimes R$

+ رجیستر R با JKFF و قابلیت‌های



### فرمت دستورالعمل



تعداد آدرس مورد نیاز بستگی به نوع عمل دارد:

دستور یونری (یک اپرندی) مانند not . ۲ آدرس لازم داریم .

دستور باینری (دو اپرندی) مانند  $\times$  / ۳ آدرس " " .

دستور انتقال ۲ آدرس + مقصد " " .

کنترل غیر مشروط " " ۱ .


کنترل مشروط " " ۲ .

سازمان جنرال رجیستر \* AF1 AF2 AF3

\* AF1 AF2

\* AF1 سازمان AC ✓


\* سازمان پشته



هرجا که آدرس کم است به این معنی است که آن آدرس درست افزار وجود دارد و

مقید است که آن آدرس را انجام دهد. کامپیوترهای اولیه به طریق سازمان AC بودند

و برای عملی مانند ضرب فقط یک AF نیاز داشتند.





در این سازمان یک ایرند از حافظه و دیگری از AC گرفته می شود و نتیجه در خود AC

قراری گیرد. E بیت carry است که در جمع و... بکار گرفته می شود.

رابطه طول دستور و طول کلمه :

یک روش این است که همه دستورها یک طول دارند و هر کلمه یک دستور است. در روش

دیگر دستورها مفرقی از طول کلمه هستند. در روش سوم طول دستورها نیز متفاوت



یک کلمه

است.


انتخاب می شود.

طول کلمات نوعاً مضرب طول کاراکتر است و با توجه به اینکه طول یک کاراکتر ۸ بیت است


لذا طول کلمه مضرب ۸ است.

اندازه حافظه را که شامل کلمات است ۴ کیلو کلمه در نظری بگیریم.

$4k$



### مدهای آدرس دهی:



- تفسیر ۱۰
- ۱- مدمعنی  $AC \leftarrow AC + 10$
  - ۲- مریلا فصل  $AC \leftarrow AG + M[10]$
  - ۳- حافظه ای مستقیم  $AC \leftarrow AC + M[M[10]]$
  - ۴- حافظه ای غیر مستقیم  $AC \leftarrow AC + R_{10}$
  - ۵- رجیستری مستقیم  $AC \leftarrow AC + M[R_{10}]$
  - ۶- رجیستری غیر مستقیم

در معنی آدرس و AF نداریم محل ایندیه صورت معنی درست افزار مشخص


شده است. در جمع نشان داده شده در بالا یک آدرس واضح و دوتای دیگر به طور معنی

مشخص شده اند.

هدف از این مدها بالا بردن راندمان یا سرعت و یا ایجاد سهیلات است.

مدهای ۱ و ۳ و ۴ انتخابی شوند. حال مدهای ۳ و ۴ را داریم می خواهیم ببینیم باید با


کدامیک عمل کنیم. برای این منظور یک بیت به نام Mode اختیار می کنیم.




طول Op-Code هم مضرب بایت است. کامپیوتری که می خواهیم تعریف کنیم دارای ۲۵

دستور است. لذا طول کلمه را ۲ بایت می گیریم. در نتیجه طول Op-Code ۳ بیت خواهد

برای اینکه ۲ دستور را جای دهیم اینگونه در نظری بگیریم که همه دستورها چنین ساخته



دو ساختمان بالا را می توانیم داشته باشیم ولی تشخیص این دو از هم ممکن نیست.



دستور العمل	کد دستور Hex	اثر دستور	دستورات =
AND	000	$AC \leftarrow AC \wedge M[EA]$	۱- پردازشی
ADD	001	$AC \leftarrow AC + M[EA]$	
LDA	010	$AC \leftarrow M[EA]$	
STA	011		۲- انتقال
BUN	100	$PC \leftarrow EA = \begin{cases} AF* \\ M[AF]* \end{cases}$	
BSA	101	$\begin{cases} M[EA] \leftarrow PC \\ PC \leftarrow EA + 1 \end{cases}$	۳- I/O
ISZ	110	$\begin{cases} M[EA] \leftarrow M[EA] + 1 \\ \text{if } M[EA] = 0 \text{ then } PC \leftarrow PC + 1 \end{cases}$	
CLA	V A 0 0	$AC \leftarrow 0$	
CMA	V 4 0 0	$AC \leftarrow \overline{AC}$	۴- کنترل پردازنده
CLE	V 2 0 0	$E \leftarrow 0$	
CME	V 2 0 0	$E \leftarrow \overline{E}$	۵- کنترل ماشین
INC	V 0 1 0	$AC \leftarrow AC + 1$	
CIR	V 0 4 0	CIR E, AC	
CIL	V 0 2 0	CIL E, AC	
SZA	V 0 1 0	if AC = 0 then PC ← PC + 1	
SPA	V 0 0 1	if (AC > 0) then PC ← PC + 1	
SNA	V 0 0 4	" AC ← 0 " "	
SZE	V 0 0 2	" E = 0 " "	
HLT	V 0 0 1	توقف	

پردازشی  
انتقال  
کنترل برنامه  
RET, call  
پردازش  
کنترل

پردازشی


کنترل ماشین

دستور العمل

I/O	INP	F ۸ ۰ ۰
	OVT	F ۴ ۰ ۰
کنترل برای I/O	SKI	F ۲ ۰ ۰
	SLO	F ۱ ۰ ۰
کنترل ماشین	LON	F ۰ ۸ ۰
	IOF	F ۰ ۴ ۰

دستیوارت  
I/O

(سخت افزار) بخش منطقی



با توجه به اینکه دستورات رجیستری و I/O دارای کد ۱۲ بیتی هستند و ۴ بیت استفاده

کرده ایم و بقیه تلف می شوند لذا دیگر از dec استفاده نمی کنیم و از هر ۱۲ بیت استفاده

می کنیم:

اثر دستور AND:  $AC \leftarrow AC \wedge M[AF]$  مستقیم

غیر مستقیم  $AC \leftarrow AC \wedge M[M[AF]]$

آدرس موثر از سی از حافظه است که می برند مستقیم لذا آنجا برداشته می شود.  
effective Add.

$$EA = \begin{cases} AF & \text{مستقیم} \\ M[AF] & \text{غیر مستقیم} \end{cases}$$

محیط کار برنامه نویس



حافظه ای در اختیار دارد.

اثر دستورها بر AC و E باید مشخص شود (برای برنامه نویس)

PC (program counter) باید مشخص شود.

$\overbrace{\text{LDA}}^{\text{load AC}}$	X	انتقال X به حافظه AC	
$\underbrace{\text{STA}}_{\text{store AC}}$	Y	انتقال AC به حافظه Y	
{ LDA A	}	انتقال از خانه A حافظه به خانه B	B از حافظه
{ STA B			
{ LDA A	}	$\equiv C \leftarrow A + B$	جمع
{ ADD B			
{ STA C			
{ LDA B	}	$\equiv C \leftarrow A - B$	تفریق
{ CMA			
{ INC			
{ ADD A			
{ STA C			

و به همین ترتیب دیگر عملیات منطقی قابل انجام است.



دیگر شیفت ها هم با دو بار لود کردن در AC و  $\text{cir } \bar{b} \text{ cil}$  قابل انجام است.

دستورات کنترل برنامه ترتیب اجرا را برپای ما تعیین می کند.

کامپیوتر از وقتیکه روشن می شود مرتب در حین انجام دستورات است و مهم ترتیب اجرای



این دستورات عمل ها است.

ترتیب اجرای دستورات عملها:


Instruction

۱- نقطه شروع که قراردادی است. این نقطه شروع نقطه صفر است. (۱۰)

۲- توالی که قراردادی است و لازم نیست که بعد از هر دستور آدرس دستور بعدی را که

باید اجرا شود مشخص کنیم.

۳- دستور کنترل برنامه توالی را به هم می زند.




واحد کنترل دستورات را از حافظه برمی دارد و به دیگر قسمتها فرمان می دهد.

PC رجیستری است که شماره دستوری را که باید اجرا شود در آن وجود دارد. لذا واحد کنترل program Counter

با توجه به شماره ای که در PC است دستورات را به ترتیب اجرای کند. لذا در شروع کار




مقدار اولیه PC صفر است. پس واحد کنترل دستور  $M[PC]$  که همان  $M[0]$  را از حافظه <sup>است</sup> می‌گیرد.




همه بار که یک دستور از حافظه برداشته می‌شود یک واحد به PC اضافه می‌شود. این شکل

توالی وقتی عوض می‌شود که PC عوض شود.



دستورات کنترلی دستوراتی هستند که در مرحله اجرا PC مشروط و یا غیر مشروط عوض <sup>شود</sup>.



همان طور که گفتیم در ~~میکرو~~ اثر دستورها نیاز برنامه نویسی گفته می‌شود. این‌ها هم در محیط

برنامه نویسی باید باشند.

دستورات و اثر دستورات

PC  
AC, E

حافظه

Branch unconditional

دستور BUN دستور بی است که در آن PC برابر EA می شود  $PC \leftarrow EA$

BUN adr :  $PC \leftarrow adr$

این دستور یک دستور کنترلی غیر مشروط است.

دستور (کد آن)

اثر آن

۴۱۰۰

$PC \leftarrow ۱۰۰$

C۱۰۰

$PC \leftarrow M[۱۰۰]$

Branch Conditional

دستور BCD یک دستور کنترلی مشروط است و برای متوقف مسیكل دستورات هم استفاده

BCD adr1, adr2 (می شود).

یعنی :  $if (CD) then pc \leftarrow adr1 else pc \leftarrow adr2$


نوعاً برای اینکه طول دستور دو برابر نشود (چون  $adr$  داریم) لذا به شکل زیر اجرا می شود

$(BCD\ adr1, BUN\ adr2) \equiv BCD\ adr1, adr2$

و در کامپیوترها فرم بالا رایج بنیم. در این فرم  $adr1$  به شکل صریح گفته می شود و  $adr2$

به شکل ضمنی. در حالت اول هر دو  $adr$  صریح بود. در دستورات زیر هر دو  $adr$  ضمنی

خواهند بود : SPA, SNA, SZA, SZE



اثر این دستور :

$if\ CD\ then\ pc \leftarrow pc + 1$

باید در وقت شود که در مرحله Fetch, PC یکی اضافه شده و وقتی شرط برقرار نیست یک واحد


دیگر نیز به آن اضافه می شود.

increment skip zero

ISZ دستور

ISZ

اثر


$$\begin{cases} M[EA] \leftarrow M[EA] + 1 \\ \text{if } M[EA] = 0 \text{ then } PC \leftarrow PC + 1 \end{cases}$$


Return call

دستورهای CALL و RET که برای زیربرنامه نویسی به کار می رود. وجود زیربرنامه ها

ضروری نیست (درستوری) اما در عمل نمی توان برنامه های حجیم (با تعداد خط های زیاد)

را بدون زیربرنامه ها پیاده و اجرا کرد.



مشاهده می کنیم که ترکیب


مقابل نمی تواند ختم زیربرنامه

را داشته باشد. چون بعد از

رفت دیگری همان جایی که از آنجا

آمده بر نمی گردد. (که در BUN 100 واقع در خط 30 این امر مشاهده می شود)

امادر CALL می رود و به همانجا (با استفاده از RET) برمی گردد.



لذا آدرس برگشت نیز باید در دست باشد. لذا دو آدرس یکی برای رفت و دیگری

برای برگشت نیاز داریم. هنگامی که می رود آدرس برگشت ضبط (Save) می شود.

دستور

CALL

اثرات

برای برگشت → ضبط PC  
برای رفت → مقاردهی به PC  
هر دو انجام می شود.

لذا آدرس برگشت به صورت ضمنی خواهد بود و خود مدار می گوید که آدرس کجا باید


ضبط شود. محل ضبط می تواند رجیستر، پشته حافظه، انتخاب کتاب باشد

رجیستر  
Repair adress register  
CALL { RAR ← PC  
PC ← EA

در این حالت (حالت یک رجیستر RAR) نمی توان


RET PC ← RAR

CALL, RET تودر تودر است.



last in first out

روشی که برای ذخیره سازی آدرس هانشان داده شده یشته نام دارد. (LIFO) stack



هر CALL آدرس برگشت را به بالای یشته می گذارد. RET آدرس را از بالای یشته برمی دارد

(کمیضنی است)

در این حالت CALL یک آدرس دارد و RET هم نیازی به آدرس ندارد.

اشاره گر stack یا stack pointer همیشه آدرس بالای یشته را در خود دارد.

در حالتی که آدرس ها زیاد است نمی توان تعداد زیاد رجیستر داشت و لذا دیگر از یشته

رجیستر استفاده نمی کنیم بلکه از خود حافظه استفاده می کنیم که در این حالت مفهوم

یشته حافظه مطرح می شود.



رشد stack در حافظه همیشه از آدرس های زیاد به آدرس های کم است.

یشته حافظه

CALL  $\left\{ \begin{array}{l} SP \leftarrow SP - i \\ M[SP] \leftarrow PC \end{array} \right\}$  ضبط

$PC \leftarrow EA$

RET  $\left\{ \begin{array}{l} PC \leftarrow M[SP] \\ SP \leftarrow SP + i \end{array} \right\}$

حافظه  
انتخاب کتاب


CALL :  $M[EA] \leftarrow PC$   
 $PC \leftarrow EA + 1$

RET :  $PC \leftarrow M[adr]$

۵۹  
۶A  
A3  
۱۰

یک CALL دو آدرس لازم داشت. در نوع رجیستری یکی RAR و دیگری EA بود در نوع

پشته حافظه یکی SP و دیگری EA بود و در انتخاب کتاب یکی EA و دیگری EA+1



است.

لذا در این حالت ~~CALL~~ RET برخلاف دو حالت قبل آدرس صریح دارد. در این نوع


خانه لول هر زیر برنامه یک خانه برای آدرس گذاری است. همچنین برنامه بازگشتی

نمی توانیم داشته باشیم در صورتی که در پشته حافظه این امر امکان پذیر است.

آنچه که در جدول در زیر اثر دستورات نوشته شده همگی  $PC$  نیستند. مانند

$$M[EA] \leftarrow M[EA] + 1$$

پایه سازی سخت افزار:



برای نگهداری اطلاعات خارج شده از حافظه یا ADR ها نیاز به رجیستر داریم. البته

Instruction Register


اگر در ادامه کار به آنها نیاز داشته باشیم. نام چنین رجیستری را IR می نامیم.

از AC نمی توانیم برای چنین عملی استفاده کنیم چون در اثر ISZ تغییر AC را نمی بینیم

یعنی AC نباید تغییر کند. ADR رجیستری است که برای نگهداری آدرس موثر به

کافی رود. تمام دستورات <sup>گرفته شده</sup> با ترکیب سخت افزاری بالا اجرا خواهند شد

ساختار سخت افزاری




در مورد اتصالات از BUS استفاده می کنیم. TR رجیستری است TR در صورت TR   
 Temporary register

تعریف دستور جدید در تئریات از آن استفاده خواهیم کرد.

Mux نشان داده شده در بالا به عنوان سمبل BUS است و وجود خارجی ندارد.

محور زمان سیکل دستور است. در حین اجرای دستوری توان زیر سیکل های برای آن




اگر دستور حافظه ای و غیر مستقیم بود باید آدرس موثر را پیدا کنیم. عمل  $AC \leftarrow AC + M[EA]$

در زیر سیکل اجرا، اجرای شود.



### سیکلهای ماشین



ملاحظه

برای تمام دستورها زیرسیکل های Fetch و IND یکسان است. ولی مرحله اجرا


مختلف  
 برای هر دستور به یک شکل است و چون 25 دستور داریم 25 سیکل اجرای داریم.

INT جزو سیکلهای ماشین است ولی جزو زیرسیکل هان نیست.

سیکل T جزو سیکل های ماشین است. مثلاً برای اجرای  $AC \leftarrow AC + M[EA]$  نیاز


به سه کلاک داریم که از سیکل T استفاده می کنیم. هر سیکل T یک حالت از حالت های واحد

کنترل است.



در درس میکروپروسسور سیکل های ماشین به نحو دیگری تعریف می شوند که شامل

Fetch , MR , MW , IOR , IOW , INT است.



T<sub>0</sub> تا T<sub>7</sub> توسط dec, sc تولید می شود و هر دستوری که حداکثر تا ۱۶ کلاک لازم داشته باشد می تواند اجرا شود. خواهیم دید که فقط به ۶ کلاک از اینها نیاز خواهیم داشت

مقادیر اولیه در لحظه روشن شدن کامپیوتر:

$$PC = 0, \quad SC = 0$$

Cl برای SC لازم است تا بعد از T<sub>4</sub> دوباره T<sub>0</sub> بشود. همچنین بر INC آن نیز غالب است که در شکل نمایش داده شده است.

بعد از مرحله Fetch نیاز داریم که بدانیم چه دستوری را آورده ایم و باید به IR مراجعه کنیم. البت سمت راست IR طبق قرارداد دکود شده است و فقط یک ۱ دارد. لذا مستقیماً وارد واحد کنترل می شود.

از موارد دیگر مورد نیاز واحد کنترل شرطها هستند که در دستورهایی skip وجود دارند.

اکنون مدار ترکیبی داخل واحد کنترل و ALU مانده است که باید معلوم شود.

سیکل fetch

نوشتن RTL :

$$T_0 : AR \leftarrow PC$$

$$T_1 : IR \leftarrow M[AR], PC \leftarrow PC + 1$$

$$T_2 : D_0 \sim D_7 \leftarrow \text{decode}[IR(12-14)], I \leftarrow IR_{15}$$


$$AR \leftarrow IR(0-11)$$

dec یک مدار ترکیبی است و نیاز به کلاک ندارد آنچه که در بالا آمده است انجام

را صرفاً نشان می دهد. بعد از  $T_1$  ، مقدار مطلوب خود را دارد و بعد از آن

تاخیر dec ،  $D_0$  تا  $D_7$  مقدار خود را گرفته اند و لذا در کلاک  $T_2$  قابل

استفاده خواهند بود. ولی مادر  $T_3$  از آنها استفاده می کنیم و لذا کلاک  $T_2$  اضافه است.



ظرف فلاب I نیز اضافه است. تنها چیزی که در کلاک  $T_2$  مفید است،  $AR \leftarrow IR(0-11)$

است که زودتر AR را آماده کرده است. اگر دستور حافظه ای بود این کار مفید است

و اگر غیر حافظه ای بود هیچ ضرری نمی رساند.

نکات:  $PC \leftarrow PC+1$  می تواند در  $T_0$  قرار بگیرد.

تمام سیکل گفته شده برای Fetch رلی توان در دو کلاک داشت:

$$T_0: AR \leftarrow PC, PC \leftarrow PC+1$$


$$T_1: BUS \leftarrow M[AR], IR \leftarrow BUS \quad AM \\ I \leftarrow BUS_{15}, AR \leftarrow BUS_{(0-11)}$$

با این مدار نمی توان سیکل Fetch را در یک کلاک انجام داد. ولی اگر از PC مستقیماً

به عنوان آدرس استفاده کنیم می توانیم در یک کلاک سیکل Fetch را انجام دهیم.

$$T_0: BUS \leftarrow M[PC], IR \leftarrow BUS$$

$$AR \leftarrow BUS_{(0-11)}, I \leftarrow BUS_{15}, PC \leftarrow PC+1$$



مدار جدید  
برای انجام در  
یک پریود کلاک

پایان سیکل Fetch.

با نوشته شدن RTL Fetch حال می توانیم چگونه از خروجی ها زیر را داشته باشیم:

$$L(AR) = T_0 + T_1$$

$$S_1 = 0 + T_1 + T_2$$

$$S_1 = T_0 + T_1 + 0$$

$$S_0 = 0$$

$$L(IR) = T_1$$

$$R = T_1$$

$$inc(PC) = T_1$$

$$I =$$

حال  $T_0, T_1, T_2$  گذشت و وارد  $T_3$  شدیم. اکنون ۲۵ حالت وجود دارد که باید یکی

انتخاب شود. اگر بفرض دستور  $CLA$  باشد:   
 سیکل اجرای دستور  $CLA^{EXE}$

$$CLA \quad T_3 \quad I'D_V IR_{11} : AC \leftarrow \bullet, SC \leftarrow \bullet$$

لذا زمان بعدی  $T_0$  خواهد بود. حال دوباره سیکل  $fetch$  را طی می کنیم با این تفاوت

که این بار با  $PC=1$  وارد سیکل  $fetch$  می شویم. حال دستور  $CMA$  را داریم و...

Op	Op	IR
$V_{100}$	CLA	$T_3 I'D_V IR_{11} : AC \leftarrow \bullet, SC \leftarrow \bullet$
$V_{400}$	CMA	$T_3 I'D_V IR_{10} : AC \leftarrow \bar{AC}, SC \leftarrow \bullet$
"	CLE	$T_3 I'D_V IR_9 : E \leftarrow \bullet, SC \leftarrow \bullet$
"	CME	" $IR_8 : E \leftarrow E', SC \leftarrow \bullet$
"	INC	" $IR_7 : AC \leftarrow AC + 1, SC \leftarrow \bullet$
"	CIR	" $IR_6 : CIR \leftarrow E, AC$
"	CIL	" $IR_5 : CIL \leftarrow E, AC$
"	SPA	" $IR_4 : CIL \leftarrow E, AC$
"	SNA	" $IR_3 : if AC > 0 then PC \leftarrow PC + 1, SC \leftarrow \bullet$
"	SZA	" $IR_2 : if AC < 0 \quad "$
"	SZE	" $IR_1 : if AC = 0 \quad "$
"	HLT	" $IR_0 : if E = 0 \quad "$
"		" $IR_0 : توقف$

حال سری دیگری از دستورات را خواهیم داشت که با یک کلاک  $T_3$  انجام نمی شوند و

هزاره کلاک بیشتر دارند:

AND مستقیم:  $AC \leftarrow AC \wedge M[AF]$

AND مستقیم

$$I' T_3 D_0 : DR \leftarrow M[AR]$$

$$I' T_4 D_0 : AC \leftarrow DR \wedge AC, SC \leftarrow 0$$

AND غیر مستقیم:  $AC \leftarrow AC \wedge M[AF]$

AND غیر مستقیم

$$I T_3 D_0 : AR \leftarrow M[AR]$$

$$I T_4 D_0 : DR \leftarrow M[AR]$$

$$I T_5 D_0 : AC \leftarrow DR \wedge AC, SC \leftarrow 0$$

همین گونه می توانیم برای بقیه دستورات بنویسیم. مشاهده می کنیم (در بالا) که مثلا

AC Load برابر  $I T_4 D_0 + I T_5 D_0$  که ساده نمی شود. همین طور برای Load

DR دو ترم با هم ساده نمی شوند. برای ساده سازی فرم زیر را در نظری بگیریم:

$$I' T_3 D_0 : \text{---}$$

$$I' T_4 D_0 : DR \leftarrow M[AR]$$

$$I' T_5 D_0 : AC \leftarrow AC \wedge DR, SC \leftarrow 0$$


→

$$\text{AND مستقیم و چه غیر مستقیم} \left\{ \begin{array}{l} T_4 D_0 : DR \leftarrow M[AR] \\ T_5 D_0 : AC \leftarrow AC \wedge DR, SC \leftarrow 0 \end{array} \right.$$

$$\text{indirect IND سیکل} \left\{ T_3 I (D_0 + D_1 + \dots + D_q) : AR \leftarrow M[AR] \right.$$

حال مدار ساده تر می شود. فقط در حالت direct در  $T_3$  کاری انجام نمی شود.

### Fetch



$T_0: AR \leftarrow PC, PC \leftarrow PC + 1$   
 $T_1: IR \leftarrow M[AR]$   
 $T_2: I \leftarrow IR_{16}, AR \leftarrow IR(10-11)$

### IND

$T_0 D_1 I: AR \leftarrow M[AR]$

### EXE (رجیستی)

$T_0 D_1 I' IR_{11}: AC \leftarrow 0, SC \leftarrow 0$   
 $IR_6: AC \leftarrow \overline{AC}, SC \leftarrow 0$   
 $IR_9: E \leftarrow 0, SC \leftarrow 0$

$T_0 D_1 I' IR_1: \text{if } E \text{ then } PC \leftarrow PC + 1, SC \leftarrow 0$

$T_0 D_1 I' IR_0: \text{توقف}$

### AND

$T_0 D_0: DR \leftarrow M[AR]$   
 $T_0 D_0: AC \leftarrow AC \wedge DR, SC \leftarrow 0$

$\left. \begin{array}{l} \\ \end{array} \right\} AC \leftarrow AC \wedge M[EA]$

### ADD

$T_0 D_1: DR \leftarrow M[AR]$   
 $T_0 D_1: EAC \leftarrow AC + M[EA]$   
 $T_0 D_1: EAC \leftarrow AC + DR, SC \leftarrow 0$

### LDA

$T_0 D_0: DR \leftarrow M[AR]$   
 $T_0 D_0: AC \leftarrow M[EA]$   
 $T_0 D_1: AC \leftarrow DR, SC \leftarrow 0$

### STA

$T_0 D_0: M[AR] \leftarrow AC, SC \leftarrow 0$   
 $M[EA] \leftarrow AC$

### BUN

$T_0 D_0: PC \leftarrow AR, SC \leftarrow 0$   
 $PC \leftarrow EA$

BSA

$T_4 D_0 : M[AR] \leftarrow PC, AR \leftarrow AR + 1$

$T_0 D_0 : PC \leftarrow AR, SC \leftarrow 0$

$M[EA] \leftarrow PC$   
 $PC \leftarrow EA + 1$

ISZ

$T_4 D_4 : DR \leftarrow M[AR]$

$T_0 D_4 : DR \leftarrow DR + 1$

$T_4 D_4 : M[AR] \leftarrow DR, SC \leftarrow 0$

if  $DR = 0$  then  $PC \leftarrow PC + 1$

$M[EA] \leftarrow M[EA] + 1$

if  $M[EA] = 0$  then  $PC \leftarrow PC + 1$

تبدیل دستور ISZ را انجام دهید و  $Inc DR$ ،  $DR$  را با استفاده از  $AC$  تست کردن

انجام دهید. با توجه به اینکه تنها دو انتقالی که در یک کلاک داریم انتقالهای زیری تواند

از طریق باس از طریق ALU  $AC \leftarrow DR, DR \leftarrow AC$  باشد:

باید توجه کرد که دو انتقال از طریق باس در یک کلاک امکان پذیر نیست.

$T_4 D_4 : DR \leftarrow M[AR]$

$T_0 D_4 : AC \leftarrow DR, DR \leftarrow AC$

$T_4 D_4 : AC \leftarrow AC + 1$

$T_0 D_4 : M[AR] \leftarrow AC, AC \leftarrow DR, SC \leftarrow 0$

if  $AC = 0$  then  $PC \leftarrow PC + 1$

جواب:

$cl_{clear}(SC) = T_3 ID_V (IR_0 + \dots + IR_4) + T_0 D_0 + T_0 D_1 + \dots + T_4 D_4$

+  $T_3 ID_V (IR_0 + \dots + IR_4)$

$T_3 D_V$

رجیستری

حافظه‌ای

ورودی/خروجی



بحث کدهای تعریف نشده :

0	7000
1	7C00
2	7801

No operation

Nop

کدهای مقابل در حافظه وجود دارند و کامپیوتر را روشن

میکنیم. سوال : چه وضعیتی پیش می آید؟

دستور اول fetch می شود و کلاک  $T_0$ ,  $T_1$ ,  $T_2$  می گذرند. در  $T_3$  کاری انجام

نمی شود و تا  $T_4$  هیچ کاری انجام نمی شود. بعد وارد  $T_5$  می شود و دستور بعدی را

fetch می کند و ... چنین دستوری Nop نام دارد و فقط PC تغییر می کند.

کاربرد : فرض کنیم چند خط دستور داریم و می خواهیم یکی از دستورها را حذف کنیم.

برای اینکه شماره خطها عوض نشود به جای دستور حذف شده

⋮  
LDA X  
ADD Y  
NOP  
STA U  
⋮

از NOP استفاده می کنیم.

سوال : آیا می توان به جای NOP، 0000 گذاشت؟ خیر چون این کد، کد دستور

AND است و در آن کاری انجام خواهد شد.

دستور VA00 باعث می شود  $Cl(AC)$  و  $Cl(E)$  فعال شوند.

دستور ۷C۵۵ چون باعث می شود هم (AC) فعال شود و هم  $\overline{AC}$  . در نتیجه برای ما معلوم نخواهد بود که چه می شود و این دستور به درد نمی خورد.

دستور ۷A۵۱ باعث می شود که (AC) فعال شود و سپس دستور توقف اجرا شود. برای اینکه در چنین دستورهایی که دو کار انجام می شود فقط یکی انجام شود مثلاً فقط (AC) انجام شود در فرمان آن که  $T_3 D V I' I R_{11}$  است جمله های زیر اضافه می شود  $(I R_0 \dots I R_{10}) T_3 D V I'$  . اگر برای تمام دستورها چنین کاری انجام دهیم تمام کدهای تعریف نشده ،  $Nop$  خواهند بود.


تعیین مدای طرح کنید که در چنین کامپیوتری آدرس سیگنال (دستور) غیر معتبر Fetch شد ، یک سیگنال مبنی بر غیر معتبر بودن دستور تولید شود.

توقف: وقتی دستور HLT در  $T_0$  تا  $T_2$  ، Fetch می شود در سیکل اجرای آن  $PC \leftarrow PC - 1$  را قاری دهیم که باعث توقف خواهد شد. این امر مستلزم داشتن dec برای PC است.

روش دیگر این است که زمان همیشه در  $T_3$  باقی بماند. برای این منظور در سیکل اجرا  $SC \leftarrow SC$  را قاری دهیم. این امر مستلزم آن است که SC ، یک ورودی دارای کد ۳ و یک  $load$

داشته باشند که این load بر cl و inc برتری داشته باشند.

روش سوم این است که تمام زمانها را صفر کنیم و به این مفهوم که در ادامه هیچ زمانی نداریم.  
برای این منظور از Enable دکودر استفاده می کنیم.



در سیکل اجرای HLT خواهیم داشت:  $S \leftarrow 0$

سوال = برای اینکه بعد از توقف دوباره کارها انجام شود و از HLT خارج شویم دستور

STR را تعریف می کنیم:  $S \leftarrow 1$  ،  $IR_0 \leftarrow ID_3$  ،  $PC \leftarrow ID_7$  ،  $SC \leftarrow 0$  یا  $STR$  یا  $Foo$

آیا این دستور ما از HLT خارج می کند؟ خیر. فرم دستور درست است اما چون بعد

از توقف زمان صفر است این دستور Fetch و اجرا نمی شود. لذا هرگونه خارج شدن


از HLT نیز افزاری نمی تواند باشد و باید از طریق سخت افزار انجام شود.

سیگنال Reset که به این منظور ارسال می شود و  $PC$  و  $SC$  را صفر می کند و  $S$  هم 1 می شود.

تکلیف ۳: فصل ۵: ۱۲، ۱۳، ۱۴، ۱۵، ۱۶، ۱۷، ۱۸، ۱۹، ۲۳

بحث ورودی و خروجی:

دستورات I/O	کد	اثر دستور
INP	F800	$AC(0-V) \leftarrow INPR, IF \leftarrow$
OUT	F400	$OutR \leftarrow AC(0-V), OF \leftarrow$
SKI	F200	if IF then $PC \leftarrow PC+1$
SKO	F100	if OF then $PC \leftarrow PC+1$
ION	F0A0	$IEN \leftarrow 1$
IOF	F040	$IEN \leftarrow 0$



INP  
 $T_3 ID_V IR_{11} : AC(0-V) \leftarrow INPR, IF \leftarrow, SC \leftarrow$

OUT  
 $T_3 ID_V IR_6 : OutR(0-V) \leftarrow AC(0-V), OF \leftarrow, SC \leftarrow$

SKI  
 $T_3 ID_V IR_9 : \text{if } IF \text{ then } PC \leftarrow PC+1, SC \leftarrow$

SKO  
 $T_3 ID_V IR_8 : \text{if } OF \text{ then } PC \leftarrow PC+1, SC \leftarrow$

ION  
 $T_3 ID_V IR_7 : IEN \leftarrow 1, SC \leftarrow$

IOF  
 $T_3 ID_V IR_4 : IEN \leftarrow 0, SC \leftarrow$


در میان کدهای نامعتبر فقط یکی با ۷ شروع می‌شود. (۷۰۰۰)

$$F \quad IR_{11} \dots IR_4 \mid IR_3 \dots IR_0$$

اگر  $IR_{11} \dots IR_4$  برابر صفر باشند نامعتبر است.

تعداد کل Nop = ۲<sup>۶</sup>

پیداوش	پیداوش	برداشت از حافظه	انتقال به حافظه	نوشتن خروجی	خواندن ورودی	کنندگی دستگاه	مشکلات روشن‌ها
AND ADD ...	AND ADD ...	LDA <sup>cpu</sup>	STA <sup>cpu</sup>	Out <sup>cpu</sup> یک مدار واسط	INP <sup>cpu</sup> یک مدار واسط	SKO <sup>cpu</sup> یک مدار واسط	Programmed I/O INT driven I/O DMA I/O processor
مدار واسط	مدار واسط	مدار واسط	مدار واسط	مدار واسط	مدار واسط	مدار واسط	ادامه مشکلات
مدار واسط استفاده شده و طول کد و طرز ارسال مدار واسط انجام می‌دهد.							
مدار واسط							



بعد از خواندن ورودی، دستور به بافر ورودی در حافظه انتقال یافته و در آن ذخیره

می‌شود. بعد روی آن‌ها پردازش انجام می‌شود که شامل تبدیل به Binary و ... است.


در مورد دستورات خروجی مراحل عکس بالا طی می‌شود (در این مورد بافر خروجی داریم).

تبدیل کد سری به موازی در مورد ورودی‌های غیر ASCII است که کد آنها باید به

ASCII تبدیل شود.

تبدیل کد سری به موازی	پردازش بعدی	پردازش پیش پردازش	بافر خروجی برداشت	بافر ورودی انتقال حافظه	خواندن نوشتن	چک آماده بودن خروجی	Progr I/O
CPU مدار واسط	CPU AND, ADD, ...	CPU	LDA	STA	CPU, مدار واسط	SKO SKI	
//	//	//	//	//	//	مدار واسط	INT I/O
مدار واسط	//	مدار واسط	مدار واسط	مدار واسط	مدار واسط	مدار واسط	DMA
*	مدار واسط	//	//	//	//	//	I/O Process


از بالای پائین بار کاری CPU کم شده و سخت افزار افزایش می‌یابد.



فرستنده اطلاعات را می‌فرستد و IF را یک می‌کند IF=1


گیرنده اطلاعات را برمی‌دارد و IF را منفی می‌کند. IF=-1

فرستنده اگر  $IF = 0$  باسدمی فرستد و گیرنده اگر  $IF = 1$  باسدبری دارد.




سیکل خواندن در بالا نشان داده شده است. مشاهده می کنیم که بیشترین تأخیر در CPU

هنگام تست آماده بودن است و در این مدت وقت CPU تلف می شود.



اگر  $OF = 1$  است می فرستد و  
 $OF \leftarrow 0$

اگر  $OF = 0$  است ببری دارد و  
 $OF \leftarrow 1$



LDA<sup>OB</sup> = load AC ~~from~~ output Buffer

STA IB = store AC in input Buffer


روش بالا programmed بود. در روش I/O INT حلقه های انتظار حذف I/O

می شود و در مدت انتظار CPU کار مفید انجام می دهد. لذا چک آماده بودن را

مدار واسط انجام می دهد و به CPU اعلام می کند.

مسئله: می خواهیم حین پردازش ورودی را نیز بخوانیم:

هم خواندن و هم پردازش




اگر زمان بین ورودی ها ثابت باشد مسئله بالا باروش I/O prog. مکافات است و

اگر این زمان ها نابرابر باشند غیر ممکن است.

در روش INT I/O (وقفه) حین پردازش اگر ورودی باشد توسط مدار واسط

اعلام می شود و در این لحظه پردازش متوقف می شود و ورودی خوانده می شود.



در روش DMA مدار واسط ورودی مستقیماً به حافظه دسترسی دارد و وفق ورودی

آماده شد مستقیماً آن را به حافظه انتقال می دهد. تنها کاری که انجام نمی شود پردازش




اطلاعات ورودی است. با توجه به اینکه ورودی و خروجی به حافظه توسط یک BUS

انجام می‌شود لذا در این روش همزمان مدار واسط خروجی و مدار واسط ورودی

نی نمی‌توانند به حافظه اطلاعات دهند لذا سیگنال‌هایی باید بین این مدارها و حافظه

رد و بدل شود.



در این روش فقط یک پریود کلاک نیاز است تا CPU، BUS را خالی کند. مدار

واسط ورودی BUS Req را می‌فرستد و پس از دریافت BUS ACK، اطلاعات را در

حافظه قرار می‌دهد.

در روش I/O processor تمام مراحل مانند روش DMA است ولی در مدارها

واسط خروجی و ورودی پردازش نیز وجود دارد. به عنوان مثال یکی از پردازش‌هایی


که در این مدارها انجام می‌شود تبدیل ASCII به Binary است.



یادآوری:

روتین سرویس وقفه

سگنال وقفه  
IEN (IF VOF)



وضعیت برنامه در رفت و برگشت ها (برای وقفه) باید حفظ شود.

اطلاعات وضعیت برنامه شامل موارد زیر است که باید حفظ شوند:


۱- PC که ترتیب اجرا را نشان می دهد -  $AC^{-2}$  و E که پردازش ها در آنها انجام گرفته و مقدار

دارند. ۳- حافظه: که برنامه نویس با تخصیص مناسب فضای آن می تواند این مشکل را

حل کند.


در نتیجه PC, AC, E باید در سرویس وقفه ضبط شوند:

روتین سرویس وقفه



سوال: آیا حفظ مقادیر IR, AR, DR, SC, S مهم نیست؟

حفظ اینها بستگی به زمان پاسخ به وقفه دارد:



ADD

زمان پاسخ به درخواست


سیگنال وقفه در هر پرودی از کلاک می تواند فعال شود. اما زمان رها کردن برنامه اصلی

و پاسخ به درخواست در آخر سیکل یک دستور است و دستورا نصف کاره نمی گذاریم. اگر بخواهیم

چنین فعل کنیم (یعنی دستورا نیمه کاره رها کنیم) باید تمام رجیسترهای بالا را ضبط کنیم.

رجیسترهای بالا، رجیسترهای کمکی هستند که فقط در طول زمان اجرای دستورا به آنها نیاز مندیم.

پس حداکثر تاخیری که برای پاسخ به وقفه وجود دارد 4 پرودی کلاک است.



دستور BSA برای ضبط PC موجود است اما قابل استفاده نیست. هیچ راه نرم افزاری

برای ضبط PC وجود ندارد و باید سخت افزاری آن را ضبط کرد.

سوال امتحانی: دستوری برای ضبط PC طرح کنید:

BSA :  $M[EA] \leftarrow PC$  ,  $PC \leftarrow EA + 1$

store  
STPC  $F001 \quad ID_V T_3 IR_0 : TR \leftarrow PC, SC \leftarrow 0$

RPC  
Restore  $F002 \quad ID_V T_3 IR_1 : PC \leftarrow TR, SC \leftarrow 0$

می توانیم دستورات بالا را طرح کنیم اما هیچ کدام مفید نخواهد بود چون:

در طرح صفحه قبل برای اینکه از  $0A$  به خط  $199$  برویم اگر خواهیم  $PC = 102$  را حفظ

کنیم  $PC = 199$  نشده و به خط  $199$  نمی رویم و اگر  $PC = 199$  شده و وارد سیکل وقفه


شویم که  $PC = 102$  را از دست می دهیم.

لذا در وقت حداقل دو کار باید انجام شود: ۱- ضبط PC که در اینجا  $0A$  است.

۲- مقداردهی به PC که در اینجا  $199$  است. این دو کار فقط سخت افزاری انجام

می شود. } سیکل وقفه  
PC ضبط  
مقداردهی به PC

برای رفتن به <sup>روتین</sup> وقفه باید سیکل وقفه انجام شود.




از انتخاب سوم استفاده می‌کنیم. به خاطر اینکه با CALL یکی شناختی باشد و دستور جدیدی

اضافه نکنیم. (برای ضبط در پشت و یا رجیستر دستوری داریم ولی برای بازیابی آن باید دستور

آدرس برگشت ۱۹۹  
 ۲۰۰  
 ۲۰۱ } ضبط  
 ۲۰۲ } E, AC  
 :  
 انتخاب سوم :

BUN 199 I : PC ← M[199] بازیابی PC



مورد اول را انتخاب می‌کنیم. (موارد بعدی هم می‌توانند انتخاب شوند)

Const = 1 را اقرار می‌کنیم

سیکل وقفه { M[0] ← PC  
 PC ← 1 } (سیکل بیست و هشتم)

سیکل وقفه یا سیکل وقفه

T<sub>8</sub> : AR ← 0

T<sub>9</sub> : M[AR] ← PC, AR ← AR + 1

T<sub>10</sub> : PC ← AR

AR ← 0

M[AR] ← PC, PC ← 0

PC ← PC + 1

ADD			سیکل وقفه			STA			CIR			BUN 0 I			ادامه برنامه
F	I	E	T <sub>8</sub>	T <sub>9</sub>	T <sub>10</sub>	F	I	E	ff	F	I	E			
T <sub>0</sub>	T <sub>1</sub>	T <sub>2</sub>	T <sub>8</sub>	T <sub>9</sub>	T <sub>10</sub>	T <sub>0</sub>	T <sub>1</sub>	T <sub>2</sub>	ff				PC ← M[0]		
			M[0] ← PC PC ← 1						روسی وقفه						

لذا در سیکل دستور بعد از  $T_5$  یا  $T_6$  داریم یا  $T_8$ . در قبل در آخرین کلاک دستور

داشتیم:  $T_8 : SC \leftarrow 0$   
*Final*

۴۴۱  
کفون آن را اینگونه تفسیر می دهیم:

$T_8 : \text{if } [IEN \wedge (IFVOF)] \text{ then } SC \leftarrow 1 \text{ else } SC \leftarrow 0$   
باید قابلیت load برای مدار SC اضافه شود.

سیگنال وقفه  $\leftarrow$  سیکل وقفه  $\leftarrow$  روشن وقفه.

در مراحل بالا باید کارهای زیر انجام بگیرد:

۱- ضبط وضعیت ۲- تشخیص عامل وقفه ۳- اولویت بین عوامل

۴- رفتن به روشن سرویس ~~که~~ عاملی که اولویت دارد. ۵- بازیابی وضعیت.

مولد ۱ و ۲ و ۳ از فرآیند انجام دادیم می توانند سخت افزاری انجام شوند. ۴ را سخت

افزاری انجام دادیم و می توانند نرم افزاری انجام بگیرد.

تکمیل بحث روشن وقفه:

روشن اراده شده روشن ~~است~~ pulling است.

آدرس	برگشت	
۱	STA TA	صنط وضیعت
۲	Cir	
۳	STA TE	
۴	SKI	تعیین عامل
۵	BUN 10	
۶	INP	سرورس ورودی
۷	STA IB	
۸	SKO	تعیین عامل
۹	BUN 12	
۱۰	LDA OB	سرورس خروجی
۱۱	Out	
۱۲	LDA TE	بازیابی
۱۳	Cil	
۱۴	LDA TA	
۱۵	ION	
۱۶	BUN 0I	

این روش مشکل دارد. بعد از STA چون سیگنال وقفه وجود دارد باز هم وقفه رخ می دهد و همین طور تا بینهایت بعد از STA وقفه بعد از آن STA و ... انجام می شود. لذا باید به طریقی در روشن وقفه عامل وقفه قطع شود. برای قطع عامل وقفه باید IOF استفاده کرد و یا به صورت سخت افزاری IEN یا OFVIF را صفر کرد. ما IEN=0 را انتخاب می کنیم. چون این کار باید انجام شود. لذا آن را سخت افزاری تعریف می کنیم و در سیکل وقفه قرار می دهیم. اگر از IEN=0 استفاده نکنیم باید از IOF استفاده



کنیم. ION در آخر روتین وقفه برای فعال کردن دوباره عامل وقفه قرار می گیرد.

سیکل وقفه جدید


T<sub>8</sub> :  
 T<sub>9</sub> :  
 T<sub>10</sub> :  $\rightarrow, IEN \leftarrow 0$

حال باید تصمیم کنیم بعد از ION (خط ۱۵) وقفه اتفاق نمی افتد.

T<sub>3</sub> :  $IEN \leftarrow 1$ , if  $IEN(IFVOF)$  then  $SC \leftarrow 1$  else  $SC \leftarrow 0$   
 بعد از کلاک یک می شود مقدار قبلی که صفر است.

بعد از BUN خط ۱۶ اگر وقفه اتفاق افتد شکالی ندارد.

یادآوری:  
 T<sub>8</sub> :  $AR \leftarrow 0$   
 T<sub>9</sub> :  $M[AR] \leftarrow PC, AR \leftarrow AR + 1$   
 T<sub>10</sub> :  $PC \leftarrow AR, IEN \leftarrow 0, SC \leftarrow 0$   
 T<sub>F</sub> : if  $IEN(IFVOF)$  then  $SC \leftarrow 1$  else  $SC \leftarrow 0$



بعد از ION در خط ۱۰۰، وقفه بعد از او می تواند اتفاق افتد. چون در قبل از آن


مقدار قبلی حکمی شود. <sup>مناسب است</sup> به همین ترتیب اگر در خط ۲۰۰، IOF باشد آخرین جا

برای سیکل وقفه بعد از ۲۰۰ خواهد بود که نامناسب است.

در فاصله LDATE تا BUN، IF، OF می توانند یک باشند که دو حالت دارد:

یکی برای دستگاه های ورودی و خروجی سریع - دیگری برای دستگاه های کند به طوری

که فاصله دو ورودی و دو خروجی از هم زیاد است اما زمان بین یک ورودی و



در مورد آخرین جا برای سیکل وقفه، آخرین جا بعد از IOF است که مانعی نخواهیم بعد از

آن وقفه اتفاق افتد. لذا این دستور را استثناء می کنیم و سیکل وقفه به صورت

$T_8$ : زیر خواهد بود:

$T_9$ :

$T_{10}$ :

$T_3$ : if IEN (IFV OF) then (sc ← 1) else (sc ← 0), IEN ← 0

IOF  $T_3$ : IEN ← 0, sc ← 0



آنچه که از فصل 5 باقیمانده است مدارهای ترکیبی واحد کنترل و ALU است:

- $X_0 : AR \leftarrow IR$
  - $X_1 : M[AR] \leftarrow AC$
  - $X_2 : PC \leftarrow AR$
  - $X_3 : IR \leftarrow M[AR]$
- (اگر تمام دستورات معتبر باشند در یک لحظه فقط یک سطر RTL یک شده و انجام می شود.)

$S_1 = X_0 + X_1 + 0 + X_3$

$S_2 = 0 + 0 + X_2 + X_3$

$S_3 = X_0 + 0 + 0 + X_3$


$R = X_3 + X_7$

$W = X_1 + \dots$

$INC(PC) = R' T_0 + I' D V T_3 IR_1 E' + I' D V T_3 IR_2 AC_1 + I' R_3 Z' AC_1$

برای فلیپ فلاپ R:

- $R'(IOF)'(\dots + T_2 + T_3) IEN(IFVOF) : R \leftarrow 1$
- حالت اولیه :  $R \leftarrow 0$
- $R T_2 : R \leftarrow 0$




- $X_0 : AC \leftarrow 0$
- $X_1 : AC \leftarrow AC + 1$
- $X_2 : AC \leftarrow DR$
- $X_3 : AC \leftarrow AC \wedge DR$
- $X_4 : AC \leftarrow AC + DR$  : در مورد AC
- $X_5 : E, AC \leftarrow C \vee E, AC$
- $X_6 : E, AC \leftarrow C \wedge E, AC$
- $X_7 : AC(0-v) \leftarrow INPR$
- $X_8 : AC \leftarrow \bar{AC}$

$$\rightarrow L(AC) = X_{14} + X_{15} + X_{16} + X_{17} + X_{18}$$

$$cl(AC) = X_0$$

$$INC(AC) = X_1$$

نمایش یک بیت از AC (بیت نام)



فصل ۶ : نرم افزار سیستم

نرم افزارهای سیستم شامل :


ادیتور - مترجم - لینکر - لودر - دیباگر - توابع کتابخانه ای - سیستم عامل

سیستم عامل وظیفه مدیریت و کنترل نرم افزارهای منابع سیستم را به عهده دارد که


منابع سیستم شامل : ورودی/خروجی ، زمان CPU ، حافظه اصلی ، حافظه کمکی و برنامه است.

سطرهای زبان اسمبلی حادی ← دستورالعمل های ماشین  
یا  
شبه دستورها

کد	سبیل
VA۰۰	CLA
⋮	⋮
V۰۰۱	HLT
⋮	⋮



به جای آدرس هائیز از سبیل استفاده می کنیم: ADD ۱۰۰ → ADD X



در این زبان یک سطر می تواند Lab داشته باشد یا نه (اختیاری).  
سبیل آدرس سطر

ساختار یک سطر اسمبلی:

[Lab,] (سبیل کاراکتری)  
اختیاری نوع عمل

INP / Comment

توضیح راجع به سطر که فقط برای برنامه نویسی مقبول است.

CLA

ADD (آدرس سبیل)

ISZ (Lab) I  
خالی blank خالی

- LI, ADD X I / Comment
- LY, AND Y
- ISZ CNT
- X, BUN LI
- LP, CLA
- CMA / Comment

مثال

ترجمه مثال قبل بر حسب Hex :

Hex	Hex
L1 = 100	9 103
L2 = 101	0 105
	4 104
X = 103	4 100
L3 = 104	7 100
Y = 105	7 100

origin  
ORG  
END  
HEX  
DEC

شبه دستورها

```
ORG 100h
LDA X
ADD Y
STA Z
:
```

فرض کنیم برنامه مقابل را داریم :

حالی می توانیم این برنامه ترجمه شده و از خط 100 به بعد

قرار بگیرد. در این صورت از ORG 100h استفاده می کنیم.

~~ORG~~ ORG (lab, ) نمی گیرد.

ORG      آدرس سطر بعدی در حافظه  
            اگر نیاز به حافظه داشته باشد.  
            ~~اپرند~~ →

شبه دستورها برای نشان دادن انتهای لیست برنامه به کار می رود. END

```
ORG 100h
LDA X
ADD Y
STA Z
END
```

~~END~~      ~~اپرند~~ نمی گیرد



با HEX و DEC یک خانه رزرو شده و در آن ثابتی قرار می گیرد.

~~[lab]~~ HEX ثابت هگزا

~~[lab]~~ DEC ثابت دسیمال

در مثالی که ارائه و ترجمه شد، اگر قبل از آن `ORG 200H` قرار دهیم ترجمه [lab]ها

عوض می شود و مثلاً  $L1 = 200$ ,  $L2 = 201$  و ... می شوند.

Hex	Hex
$L1 = 100$	9103

ORG 100H

$L1$ , ADD  $b$  X  $b$  I / Comment

4 بیت

O	R
G	B
1	0
0	H
CR	LE
L	I
,	A
D	D
b	X
b	I
/	C


نحوه قرارگیری در حافظه

مربوط به عوض شدن سطر

X, Hex A123

X, Hex -A123

1010	0001	0010	0011
0101	1110	1101	1100



حسابی :

X, Hex -۱۲۳A

Y, DEC -۱۲۵

Z, Hex ۰

می‌خواهیم برنامه‌ای بنویسیم که حاصل

X-Y را در خانه Z قرار دهد:

	آدرس Hex	حافظه HEX
ORG 100H	100	2 10V
LDA Y / AC=Y	101	7 400
CMA	102	7 0 8 0
INC / AC=-Y	103	1 10Y
ADD X / AC=X-Y	104	3 108
STA Z	105	7 0 0 1
HLT	106	E D C Y
X, Hex -۱۲۳A	107	F F 8 3
Y, DEC -۱۲۵	108	0 0 0 0
Z, Hex ۰		
END		


۱۲۳A                    ۰۰۰۱ ۰۰۱۰ ۰۰۱۱ ۱۰۱۰  
 -۱۲۳A                    ۱۱۱۰ ۱۱۰۱ ۱۱۰۰ ۰۱۱۰  
 ۱۲۵

برای راحتی کار به جای مکمل ۲ها از مکمل ۱۶ها استفاده می‌کنیم. برای تبدیل عدد

Hex به مکمل ۱۶، صفرهای راست را حگه داشته اولین رقم غیر صفر را از ۱۶ بقیه

123A ~~~~~> EDC4


از 5 اکت می کنیم



XL, Hex F321  
XH, Hex V45

ORC Y00H : جمع با دقت مضاعف

```
LDA XL
ADD YL
STA ZL
CLA
CIL
ADD XH
ADD YH
STA ZH
HLT
```



$$X \vee Y = \overline{\overline{X} \wedge \overline{Y}}$$

منطقی :

```
ORC Y00H
LDA X
CMA
STA Z / Z = X
LDA Y
CMA
AND Z / AC = X AND Y
CMA
STA Z
HLT
X, Hex ...
Y, Hex ...
Z, Hex ...
END
```

سیت منطقی

```
LDA X
CLE
CIR b CIL
STA X
```


سیت منطقی

```
LDA X
CIR b CIL
LDA X
CIR b CIL
STA X
```

سیت راست حسابی

```
LDA X
CIL
LDA X
CIR
STA X
```

ضرب:  $P = X * Y$



چون  $14 \times 14 = 32$  bit لذا اعداد را  $X$  کم  $X$  کم  $X$  کم

X, Hex 12

Y, Dec 15

۸ بیتی میگیریم

X می تواند مثبت یا منفی باشد ولی Y باید حتماً

CIL  
STA  
SIZE Y

BUN one

BUN zero

مثبت باشد. حال اگر لا منفی بود نخست آن را

one, LDA P

ADD X

STA P

CLE

ZER, LDA X

CIL

STA X

ISZ CNT

BUN lop,

X, HALT Hex 12

Y, DEC 15

CNT, DEC (-1) → -14

P, Hex 0

END

تست کنیم و در صورت منفی بودن X و Y، هر دو را

جمع یا دقت  
مضاعف

عروض می کنیم و سپس ضرب می کنیم.

سبقت یا دقت مضاعف

برای ضرب دو عدد ۷ ایتی دهیم باید

تفسیرات مقابل را انجام دهیم:

سبقت یا دقت مضاعف

CLE

LDA XL

CIL

STA XL

LDA XH

CIL

STA XH

باید تست کنیم که

اگر X منفی بود  $X_H$  را با FFFF پر کنیم.

تکالیف فصل ۴: ۴, ۸, ۱۱, ۱۲, ۱۹, ۲۲, ۲۸ + مسئله کنترل عامل وقفه.

نیاز به بردارها:

```

ORG 100H
A, Hex 1   A[0]
Hex 2     A[1]
:
Hex 9     A[8]
Hex A     A[9]

```

بردار A را به شکل مقابل تعریف می‌کنیم که آدرس A را به عنوان عضو اول آن مشخص می‌کند. بردار مجموعه عناصر متوالی در حافظه است. که فقط عضو اول اسم دارد. در مورد بردار دو نایب مطرح می‌شود: یکی آدرس شروع بردار دیگری طول بردار.

```

AA, Hex 100   آدرس بردار A
LA, Dec 10    طول بردار A

```

می‌خواهیم حلقه‌ای تشکیل دهیم که در هر تکرار یک عضو از بردار را استفاده کنیم:

به این منظور از خانه‌ای از حافظه به نام Pt (Pointer) استفاده می‌کنیم. از خود AA

```

Cnt, Hex .
Pt, Hex .
LDA AA
STA pt
LDA LA
CMA
INC
STA cnt

```

استفاده نمی‌کنیم چون نباید تغییر کند.

```

lop, ADD pt I
ISZ pt /INC pt
ISZ cnt
BUN lop
STA SUM
HLT

```

بجای

```

{
  STA SUM
  LDA pt
  INC pt
  STA pt
  LDA SUM
}

```

حال می خواهیم بدون استفاده از مد غیر مستقیم `1100`  
`lop, ADD A`  
`ISZ lop`  
`ISZ CNT`  
`BUN lop`  
 این کار را انجام دهیم:

H 001



A, 1 x 9H, 01A

استفاده از مد غیر مستقیم بهتر است. چون در مد مستقیم محتوی دستور در طول اجرا

محوض می شود و این نامطلوب است. چون دنبال کردن یک برنامه برای یافتن خطای

آن بسیار مشکل خواهد بود. لذا در سیستم های محافظتی در پروسسور تعبیه

می شود تا هنگام ~~اجرای~~ <sup>اجرای</sup> ~~دیتا~~ <sup>دیتا</sup> یا پردازش دستور العمل سیگنال پیام نامطلوب



ORG 50H

مبادله اطلاعات:

55 BSA CMY 5 100

نحوه رفت و برگشت:

ORG 100h

CMY, Hex 0

محل ضبط آدرس  
برگشت که  
59 است.

BUN CM2 I

ORG 50H

متغیر سراسری:  
global variable

{ LDA A  
STA X

محل مبادله اطلاعات یک متغیر سراسری

55 BSA CMY

باید باشد که بتوان از هر زیر برنامه به آن

{ LDA CX  
STA CA

BSA CMY

دسترسی داشت به این ترتیب که از متغیر محلی

A, Hex 0

CB,

CB,

CB,

مقدار به متغیر سراسری انتقال می دهیم و به شکل ...

ORG 100H

زیر برنامه مراجعه کرده و توسط زیر برنامه متغیر

CMY, Hex 0

{ LDA X  
CMA  
INC  
STA CX

سری تغییر کرده و سپس جواب را از این متغیر

به متغیر محلی انتقال می دهیم.

BUN CMY I

استفاده از چنین متغیر سراسری مطلوب نمی باشد چون

دنبال کرده برنامه باز هم مشکل خواهد بود.

این روش در پاسکال به شکل مقابل است:

$X := A$  ;  $CMY$  ;  $CA := CX$  ;  
(procedure)

$X := B$  ;  $CMY$  ;  $CB := CX$  ;

روش رجیستری :

حالی خواهیم از روش رجیستری استفاده کنیم و مبادله اطلاعات داشته باشیم

در این حالت فرم پاسکال آن به شکل زیر است:

$CA := CMY(A)$  ;

$CB := CMY(B)$  ;

LDA A  
BSA CMY  
STA CA

این روش، روش خوبی است. فقط مشکلی که وجود

LDA B  
BSA CMY  
STA CB

دارد این است که تعداد رجیسترها محدود است.

ORG 100

اگر پارامترها بیش از تعداد رجیسترها باشد باید از

CMY, Hex 0

CMA

INC

BUN CMY I

روش آدرس بلوک پارامترها استفاده کنیم.

آدرس بلوک پارامترها :

1. BSA OR

11 [A, Hex 1234]  
12 [B, Hex 56AB]  
13 [DAB, Hex 0]

بلوک پارامترها  
 می خواهیم برنامه ای بنویسیم که OR را انجام دهد. پارامترها

14 دستور

روش مقابل آدرس بلوک پارامترها از طریق BSA است.

2. BSA OR

21 [C, Hex ...]  
22 [L, Hex ...]  
23 [JUD, Hex 0]

بلوک پارامترها

24 دستور



```

ORG 100h
OR, Hex
LDA OR I / cBA
CMA
STA T
ISZ OR
LDA OR I / dBA
CMA
AND T
ISZ OR
STA OR I
ISZ OR
BUN OR I
T, Hex

```

اگر OR ISZ در آخر برنامه قرار ندهیم

با BUN به خط ۱۳ یا ۲۳ می رود و ما می خواهیم

به ۱۴ یا ۲۴ برویم تا بتوانیم دستور بعدی را

Fetch را اجرا کنیم.

مشکل این روش این است که اگر بلوک پارامترها

طولانی یا بردار باشد باید مرتب از ISZ استفاده کنیم

تا به آخر برسیم و برنامه طولانی می شود، لذا از مناسب ترین روش که بلوک پارامترها

```

LDA ABI / AC=100
BSA OR
LDA ABY / AC=103
BSA OR
ORG 200h
OR, Hex
STA PT
LDA PT I
CMA
STA T
ISZ PT
LDA PT I
CMA
AND T
CMA
ISZ PT
STA PT I

```

برنامه

زیر برنامه

با رجیسترات استفاده می کنیم:

```

BUN OR I
Pt, Hex / 100 to 103

```

```

ORG 100
A, Hex
B, Hex
OAB,
C,
D,
OCD,
ABI, Hex 100
ABY, Hex 103

```

بلوک پارامترها

در مورد کار بردارها، خود بردار را در بلوک پارامتر قرار نمی دهیم بلکه آدرس شروع آن را

فقط در بلوک پارامترها قرار می دهیم.

```

ORG ۴۰
[AA, Hex ۵۰
LA, Dec ۱۰
AB, Hex ۹۰
LB, Dec ۲۰
ORG ۵۰
A, Hex ۱
:
ORG ۹۰
B, Hex ۲
:

```

```

BI, Hex ۴۰
BY, Hex ۴۲

```

مثال: جمع عناصر یک بردار:

```

LDA BI
BSA SUM
STA SA
:
LDA BY
BSA SUM
STA SB
:

```

```

ORG ۲۰۰
SUM, Hex ۰ /AC=۴۰۶۴۲
STA pt
LDA pt I /AC=۵۰۶۹۰
STA AR
ISZ pt
LDA pt I /AC=۱۰۶۲۰۰
CMA
INC /AC=-۱۰۶۲۰
STA CNT
CLA
Lop, ADD AR I
ISZ AR
ISZ CNT
BUN Lop
BUN SUM I

```

```

pt, Hex ۰ / ۴۰ ۶۴۲
AR, Hex ۰ / ۵۰ ۶۹۰
CNT, Hex ۰ / -۱۰ ۶۲۰

```

تعمیر: اگر نحوه مراجع به شکل زیر باشد مسئله را حل کنید:

```

BSA SUM
Hex ۴۰
STA SA
:
BSA SUM
Hex ۴۲
STA SB
:

```

ورودی/خروجی:

```

LI, SKI
BUN LI
* { INP
  out
}
Lr, SKO
BUN Lr
out

```

اشکالی ندارد \* وجود دارد این است که ممکن است خروجی

آماده نباشد و باید چیک کنیم که خروجی آماده است یا نه.

ORG

```

ISR, Hex
STA TA
CIR
STA TE
SKI
BUN OT
INP
STA IB
SKO
BUN RT
OT, LDA OB
out
RT, LDA TE
Cil
LDA TA
ION
BUN ISR I

```

در روتین وقته مقابل مواردی که دور آنها خط کشیده شده زانده هستند و می توانند حذف شوند.

TE, TA باید محلی و IB, OB باید سراسری باشند.

اشکالی که این روتین وقته دارد این است که با فرودی و خروجی

یکه است و در نتیجه اطلاعات را بر روی هم می گذارد و لذا

اطلاعات قبلی از بین می رود و فقط اطلاعات آخر باقی می ماند.

در صورتیکه با فرها باید دارای چند خانه باشد (بردار باشند).

```

TA, Hex
TE, Hex
IB, Hex
OB, Hex

```

```

IB, Hex
OB, Hex

```

```

PIB, Hex ۱۰۰
POB, Hex ۲۰۰

```

اصلاح:

```

(۹ خط): STA IB → STA PIB I
ISZ PIB
(۱۲ خط): LDA OB → LDA POB I

```

و در خط ۱۳ بعد از out باید ISZ POB قرار بگیرد.

راه اول:

```
ORG ۱۰۰
```

```

SHF, Hex
Cil
Cil
Cil
Cil
AND MSK
BUN SHF I
MSK, Hex FFF0

```

راه دوم:

```

SHF, Hex
lop, CLE
Cil
ISZ CNT
BUN lop
BUN SHF I

```

```
CNT, Dec -۴
```

مثال: زیر برنامه ای بنویسید که محتوی AC را

تا شصتینمب داده و در جای خود قرار دهد. <sup>منطقی</sup>

راه دوم غلط است. در اولین بار مراجعه درست انجام می‌دهد اما در مراجعه‌های بعدی مقدار

SHF, Hex •

STA T  
LDA CST  
STA CNT  
LDA T

lop, CLE

cid  
ISZ CNT  
BUN lop  
BUN SHF I

CNT دیگر ۴ - نسبت بلکه صفر است.

اصلاح راه دوم:

CNT, Dec •

CST, Dec - ۴

T, Hex •

ORG ۲۰۰

WY, Hex •

LI, SKI  
BUN LI  
INP  
BSA SHF  
BSA SHA  
LY, SKI  
BUN LY  
INP  
BUN INY I

ORG ۲۰۰

lop, BSA WY  
STA PIB I  
~~ISZ PIB~~  
ISZ PIB  
ISZ CNT  
BUN lop

PIB, Hex ۴۰۰

CNT, Dec - ۱۰۰

مثال:

زیر برنامه بنویسید که دو کاراکتر گرفته و

آنها کنار یکدیگر قرار دهد.

None Mem. Reference

NMR جدول

سبیل	کد
CLA	V800
CMA	V400
⋮	⋮
HLT	V001
INP	F800
⋮	⋮
IOF	F040

Assembler (مترجم):

مترجم از یک سری ضرایب ثابت استفاده می‌کند

که جدولی در آنها هستند.

سبیل	MR	کد
AND		0000
ADD		1000
⋮		⋮
ISZ		4000

شبه دستورها

شبه دستورها	آدرس روتین
ORG	
END	
Hex	
Dec	

جدول دیگری به نام جدول آدرس های سمبلیک وجود دارد.

	ORG ۲۰۰h	آدرس Hex	محتوا Hex
INZ,	Hex ۰	۲۰۰	۰۰۰۰
LI,	SKI	۲۰۱	F۲۰۰
	BUN & LI	۲۰۲	F۲۰۱ → $\frac{۴۰۰۰}{۰۲۰۱}+$
	INP	۲۰۳	F۸۰۰
	BSA SHF	۲۰۴	۵۱۰۰
	BSA SHAF	۲۰۵	۵۱۰۰ <small>مرور دوم</small>
LY,	SKI	۲۰۶	F۲۰۰
	BUN LY	۲۰۷	F۲۰۴
	INP	۲۰۸	F۸۰۰
	BUN INZ I	۲۰۹	C۲۰۰ → $\frac{+۴۰۰۰}{+۰۲۰۰}{+۸۰۰۰}$ <small>مربوط</small>

سبیل	مقدار
INZ	۲۰۰
LI	۲۰۱ <small>مرور اول</small>
LY	۲۰۴

در مرور اول جدول آدرس های سمبلیک بدست می آید.

در مرور دوم هر سطر ترجمه می شود.

حال دوم در رابطه شکل بلوک دیگر نام نشان می دهیم:



LC متغیری است که در آن شماره کلمه ای که در سطر باید ترجمه شود در آن قرار می گیرد. اگر ORG


فراوان باشیم مقدار اولیه LC صفر خواهد بود. در *scan a line* یک سطر ابری دارد.

بعد چیک می کند که آیا *lable* دارد یا نه. به ازای ORG و END، LC اقصاف


نمی شود. در مرور دوم بعد از ترجمه از خانه صفر حافظه قرار می گیرند (در صورتیکه ORG <sup>اطلاعات</sup>

نداشته باشیم)





در روش‌های سخت‌افزاری با تغییر دستورها سخت‌افزار تغییر می‌کند در حالی که در میکرو پروگرامینگ روش نرم‌افزاری است و تا آخرین لحظه با تغییر دستورها واحد کنترل تغییر نمی‌کند.



فرض کنیم حدود ۴۰ خروجی داریم. تعداد ترکیب‌های مختلف ۰ و ۱‌ها برای ۴۰ خروجی برای این کامپیوتر مطمئناً بسیار کمتر از  $2^{40}$  خواهد بود (تعداد این حالتها برابر تعداد

سطرهای RTL است) (حدود ۵ تا) به عنوان مثال: یک کلمه کنترل

واحد کنترل	ستون اول
St	0
SI	1
So	0
R	0
W	0
INC(PC)	1
cl	0
L(AR)	1
⋮	⋮
L(IR)	0

$RT_0: AR \leftarrow PC, PC \leftarrow PC + 1$   
 $RT_1: IR \leftarrow M$


هر سطر RTL اگر مشروط نباشد یک کلمه کنترلی را تولید می‌کند. مشروطها دو کلمه می‌توانند

داشته باشند:  $\mu_1, \mu_2$  if X then  $\mu_1, \mu_2$  else  $\mu_3, \mu_4$

در میان ~~کلمات~~ <sup>سطر</sup> هاشمشرولی هم تعداد از آنها در یک حالت کاری انجام نمی دهند. از طرفی

حالت های تکراری داریم. لذا در نهایت تعداد حالتها از ۵۰ هم کمتر خواهد شد.

حالت یک حافظه تعریف می کنیم به شکل زیر:  
Control Memory  
CM-ROM



در قسمت اطلاعات ترتیب، ترتیب آمدن کلمات کنترل آمده است. به این شکل که در قسمت

اطلاعات ترتیب هر خانه از حافظه محل کلمه بعدی مشخص شده است.

به مجموعه اطلاعات ترتیب و کلمات کنترل ریز دستور  $\mu$ -instruction می گوئیم.

به مجموعه میکروروتین ها، میکرو پروگرامینگ می گوئیم.


در این روش تعداد بیت های هر کلمه در یک خانه زیاد است ولی تعداد کلمه ها کم است. لذا


آدرس ها هم کوتاه خواهند بود و تلفات کمتری شود.

باتوجه به فصل ۵، ۲۸ تا میکروروتین خواهیم داشت.



وقتی کامپیوتر روشن می‌کنیم اولین کلمه Fetch باید در خروجی قرار گیرد یعنی مقدار

اولیه  - صفر است. با آمدن کلاک، Fetch اجرا شده و با توجه اطلاعات ترتیب

مقدار بجای  - اِی شود. لذا CAR ترتیب اجرای کلمات را تعیین می‌کند.

ترتیب ریز دستورات


نقطه شروع  
توالی  
انشعاب غیر مشروط  
انشعاب مشروط  
RET, call  
Map

ترتیب دستورات

نقطه شروع  
توالی  
انشعاب مشروط  
انشعاب غیر مشروط  
Ret, call

در قسمت مولد آدرس بعدی، همواره باید یک آدرس (آدرس بعدی) آماده باشد. و روی

های آن بیت‌های اطلاعات ترتیب و status ها و opcode است.



برای HLT  
در مورد دستور call به عنوان مثال:  
10 call ۲۰

آدرس ۲۰ را در مولد آدرس بعدی قرار داده

و آدرس ۱۱ را در یک رجیستر به نام SBR ذخیره می‌کند.

حال سوال زیر مطرح می‌شود:

در مورد دستور <sup>Fetch</sup> در سومین  $\mu-ins$  چه چیزی باید قرار بگیرد. در این

حالت ۲۵ انشعاب داریم که باید یکی انتخاب شود. در نتیجه مفهومی به نام Map مطرح می شود. Map یعنی تولید آدرس ریز دستور از میان چند انشعاب.

تفاوت CM-ROM با روش ROM-Reg این است که در ROM تعداد کلمات بسیار


زیاد است و همچنین قرار گرفتن اطلاعات در آن بطور پراکنده است و نظمی ندارد و در


نتیجه نمی توان جای کلمات را عوض کرد. در حالیکه در CM-ROM می توانیم سیکل یک

دستور را به راحتی تغییر دهیم.

مثال:


مثال:





طراحی کامپیوتر فصل ۵:


حافظه  $2K \times 14$  میگیریم.



هزینه خواهیم بخوانیم یا بنویسیم از طریق DR فقط امکان پذیر است.

تعداد MUX های استفاده شده  $27 = 11 + 12$  است.


ADD	0000	$EAC \leftarrow AC + M[EA]$
STA	0001	$M[EA] \leftarrow AC$
BPA	0010	if $AC > 0$ then $PC \leftarrow EA$
⋮	⋮	⋮




در این روش تعداد cell های تو در تو در برنامه (در RAM) بایک SBR می تواند هر

چندتا باشد و هیچ ربطی به تعداد SBR ندارد. ذخیره می شود و ربطی به SBR ندارد (چون آدرس های برگشت در حافظه RAM)

هر وقت  $\mu$  را به عنوان شرط انتخاب کنیم چون همواره 1 است شرط انجام می شود.   
 کلمه کنترل




فرمت افقی:  $\mu-ins$




برای شرط تعیین نوع اشغاب

JMP	۰ ۰	در مورد بیت های BR :
CALL	۰ ۱	
RET	۱ ۰	
Map	۱ ۱	
U	۰ ۰	و در مورد CD :
Z	۰ ۱	
N	۱ ۰	
I	۱ ۱	

توالی را یک حالت خاص از انشعاب غیر مشروطی گیریم.  
 در فرمت افقی طول کلمه بلند، اکثریت عناصر ولی امکان عملیات موازی فراهم است.  
 لذا تلفات حافظه زیاد است. برای جلوگیری از تلفات روشهای مختلفی وجود دارد:



فرمت عمودی :  
 یک راه این است که به جای هر  $\mu$ -op یک بیت در نظر بگیریم:





فرمت افقی } استفاده غیر موثر از حافظه  
 عملیات موازی  
 dec ندارد.  
 فرمت عمودی تر  
 راه دیگر :

باقیمانده مباحث اطلاعات ترتیب:

- Br
- JMP if (CD) then (CAR ← Adr) else (CAR ← CAR + 1)
- 1 call if (CD) then (SBR ← CAR + 1) else (CAR ← CAR + 1) CAR ← Adr
- 1• RET CAR ← SBR
- 11 Map CAR ← f(op-code)

Mapping در انتهای سیکل Fetch باید اجرا شود.




بیا ده سازی Map


آدرس

OP	CM
0 0 0 0	0 0 0 0 1 0 1
0 0 0 1	0 0 0 1 0 1 0
0 0 1 0	0 0 1 0 1 0 0
0 0 1 1	0 0 1 1 1 0 0

یک روش برای Mapping داشتن یک مدار ترکیبی مانند ROM است که جدول بالا را تولید کند.




روش دیگر این است که تابع f را به صورت زیر تعریف کنیم:



یعنی دو صفر درست راست و یک صفر درست چپ opcode قرار بگیرد. در این صورت نیازی

به مدار ترکیبی نداریم.  $CAR \leftarrow 0 (op-Code) 0 0$



بلعین قرار دای نحوه قرارگیری سیکل هار

حافظه کنترل به صورت مقابل است:


سیکل Fetch در اینجا در خانه 44 قرار دارد.

در این روش Mapping، برای هر دستور 4 خانه وجود دارد و 44 خانه خالی در انتهای

حافظه کنترل قرار دارد. اگر دستوری از 4 خانه بیشتر نیاز داشت در انتهای حافظه کنترل

قرار میگیرد و با <sup>U JMP</sup> می توان به آن رجوع کرد.

ادامه بحث کلمه کنترل:



اگر همه سیکل هار اینودسیم در  $\mu-op$  هار ارجو کنیم نهایتاً  $\mu-op$  خواهیم داشت که آنها

را شماره گذاری می کنیم:

$$\begin{array}{l} \mu_0 \quad DR \leftarrow M \\ \mu_1 \quad AR \leftarrow DR \\ \vdots \\ \mu_{20} \quad PC \leftarrow PC + 1 \end{array}$$

در فرمت عمودی تر از این روش استفاده شده است. مشکلات این فرمت این است که سطوح

تاخیر بیشتر شده و عملیات موازی نداریم. یعنی همزمان دو  $\mu\text{-op}$  نمی‌توانند فعال شوند،

و برای انجام همزمان دو  $\mu\text{-op}$  باید دو کلاک استفاده کنیم. برای اینکه بتوانیم عملیات

موازی داشته باشیم  $\mu\text{-op}$  ۲۱ را به ۳ گروه ۷ تایی تقسیم می‌کنیم و ۳ گروه را دکود می‌کنیم

در این صورت کلمه کنترل  $3 \times 3$  خواهد شد. در روش قبل کلمه کنترل ۵ بیتی بود که

پس از دکود شدن  $\mu\text{-op}$  ۲۱ را به ما می‌داد. ۹ بیت کلمه کنترل حد وسط است و امکان

عملیات موازی را برای ما فراهم می‌کند.

سوال: اگر  $\mu\text{-op}$  ۲۴ داشتیم نمی‌توانستیم از فرمت ۹ بیتی استفاده کنیم. چرا؟

چون در حالت  $\mu\text{-op}$  ۲۱ اگر می‌خواستیم هیچ  $\mu\text{-op}$  (در هر گروه) اجرا نشود که را انتخاب

می‌کردیم که از ترینال صفر  $dec$  هم استفاده نکرده بودیم. حال اگر  $\mu\text{-op}$  ۲۴ را به ۳

گروه ۸ تایی تقسیم کرده و دکود کنیم در هر حال یکی از خروجی‌های  $dec$  مقدار یک دارد و

حالتی وجود نخواهد داشت که هیچ  $\mu\text{-op}$  اجرا نشود.




نکته:  $\mu\text{-op}$  های هر گروه باید به نحوی انتخاب شوند که در هیچ دستوری همزمان اجرا

نشده باشند (یعنی دو  $\mu\text{-op}$  از یک گروه انتخاب نشوند)

جدول F1			جدول F2		
کد	سمبل	عمل	کد	سمبل	عمل
000	Nop	—	000	Nop	—
001	cl AC	$AC \leftarrow 0$	001	MADD	$AC \leftarrow AC + DR$
010	read	$DR \leftarrow M[AR]$	010	MXOR	$AC \leftarrow AC \oplus DR$
011	write	$M[AR] \leftarrow DR$		:	

لذا با سمبل‌های بالا یک زبان سمبلیک خواهیم داشت:

زبان سمبلیک:



سطرهای متوالی چون با U JMP انجام می‌شود لذا هر سطر باید Lab داشته باشیم

برای اینکه تعداد Lab ها زیاد نشود در سطرهای متوالی از کلمه Next در قسمت

آدرس استفاده می‌کنیم.

ترتیب نوشتن F1, F2, F3 در زبان سمبلیک اهمیتی ندارد. فقط باید در وقت کنیم که از هر یک

گروه فقط یک  $\mu\text{-op}$  انتخاب شود.

نویسن میکرو پروگرام:

```

ORG 4F
Fetch : PCTAR, INC PC U JMP Next   AR ← PC, PC ← PC+1
        read           U JMP Next   DR ← M
        DRTAR         I JMP IND     AR ← DR

```

مشکل دارد

```

ORG 20
IND : read
      آدرس آپرند

```

اجرا تکمیل IND باعث می شود که کلمه دیگری از حافظه خوانده شده و در DR قرار بگیرد

که این کلمه محتوی آدرس آپرند است اما این کار باعث می شود که  $op$  ای که در سیگل

Fetch خوانده شده و در DR بود از بین برود. (از مشکلات نداشتن IR). لذا نخواست

Map را انجام می دهیم و سپس IWD را.

```

ORG 4F
Fetch : PCTAR, INC PC U JMP Next
        read
        DRTAR         U Map

ORG 0
ADD   = Nop          I JMP IND
LI    : read         U JMP Next   DR ← M
      آپرند
MADD  U JMP Fetch   DR ← DR+AC

ORG 4V
IND   : read         U JMP Next
      آدرس آپرند
      DRTAR         U JMP Next
      read         U JMP Next
      آپرند
      MADD         U JMP Fetch

```

I	OP	AF
0000		ADD
0001		STA
0010		BPA

```

STA ADR [I] M[EA] ← AC
BPA adr [I] if AC > 0 then PC ← EA

```

```

ORG F
STA: NOP I CALL IND
ACTDR U JMP Next
Write U JMP Fetch

```

```

ORG A
BPA: NOP I CALL IND
NOP Z JMP Fetch
Nop N JMP Fetch
ARTPC U JMP Fetch

```

مشاهده می کنیم که بوسیله BPA می توان تعداد کلاک ها را تعیین کرد.

در حالت	مستقیم	غیر مستقیم
	5 = 0	7
	4 < 0	8
	7 > 0	9

در مورد BPA می توان خط اول را که I راست می کند عقب تر انداخت چون DR به هم نمی خورد.

```

ORG A
BPA: NOP Z JMP Fetch
Nop N JMP Fetch
Nop I CALL IND
ARTPC I JMP Fetch

```


در نتیجه:

در این حالت:	مستقیم	غیر مستقیم
	4 = 0	4
	5 < 0	5
	7 > 0	9

با مثالهای زده شده می توان انعطاف و سادگی میکرو پروگرامینگ را دید. اما اشکالی که

نسبت به حالت سخت افزاری دارد این است که تعداد کلاکها بیشتر شده و همچنین چون

از ROM استفاده کرده ایم نسبت به گیت‌ها دارای تأخیر بیشتری خواهد بود.




تأخیرات مربوط به مسیر ۱ :  $T_2 + T_3 + T_4$   $\uparrow$   $EM_0$  LAMI  $\uparrow$   $255$   $\uparrow$  EMI LAMI

تأخیرات مربوط به مسیر ۲ :  $T_2 + T_3 + T_1$   $\uparrow$  LAMI  $\uparrow$   $155$   $f_{max} = \frac{1}{255}$

LAMI  $\equiv$  load address Microinstruction 1

EM0  $\equiv$  Execute " .

برای جلوگیری از این تأخیرات به صورت سری انجام می‌شوند از یک رجیستر به نام PLR



(Pipe line Reg) استفاده می‌کنیم. کار این رجیستر این

است که Microinstruc. را در خود نگه می‌دارد و

باعث می‌شود که تأخیرها موازی با هم طی شوند. یعنی در طول زمانیکه تأخیر  $T_2$  طی می‌شود

تأخیر  $T_3$  هم انجام می‌شود.

کلاک‌های  $\phi_1$  و  $\phi_2$  هم فرکانس هستند ولی باهم اختلاف فاز دارند.

ORG 4

```

AND : Nop      I   JMP  INDY
LY  : read     U   JMP  Next
      MAND      U   JMP  Fetch
ORG 49
INDY : read     U   JMP  Next
      DRTAR     U   JMP  LY

```

مشاهده کنیم که با این روش باید برای هر دستور یک سیگنال IND مجزا داشته باشیم این مشکل



با وجود CALL, RET حل می شود:

ORG 0

```

ADD : Nop      I   CALL IND
      read     U   JMP  Next
      MADD     U   JMP  Fetch
ORG 4V
IND : read     U   JMP  Next
      DRTAR    RET

```



	Br	T	SI	S <sub>0</sub>	L(SBR)	مدار مجهول (?) را
JMP	{ 0 0 0 0	0 1	1 0	1 0	0 0	
call	{ 0 1 0 1	0 1	1 0	1 0	0 1	با داشتن جبرول مقابل
RET	1 0	α	0	1	0	به راحتی پیاپی سازی
map	1 1	α	1	0	0	می کنیم.

سوال: برای اجرای دستور ADD چند کلاک لازم داریم؟ (با این روش)

در اینجا باید مستقیم و غیرمستقیم بودن دستور مشخص شود. برای AND مستقیم 4 کلاک

و برای غیرمستقیم 8 کلاک لازم داریم. برای کم شدن کلاک‌ها می‌توان به طریق زیر عمل کرد.


```

ORG 0
ADD: read I CALL INDY
      MADD U JMP Fetch
INDY: DRTAR U JMP Next
      read U RET
  
```

نکته‌ای که باید به آن توجه داشت این است که در ADD هنگامی که اپرند را می‌خوانیم با اینکه محتوی


DR و در نتیجه I از بین می‌رود اما در همان کلاک I را تست می‌کنیم و لذا مقدار قبلی I

تست خواهد شد.



تکلیف فصل ۷: ۴، ۵، ۱۳، ۱۴، ۱۵، ۱۶، ۱۷، ۱۸، ۱۹، ۲۰، ۲۲ + مسئله چند فرمته.

$\mu$ -OP	$\begin{array}{ c c } \hline 00 & \mu\text{-OP}_0, 1, 2 \\ \hline \end{array}$	Ret	$\begin{array}{ c c c } \hline 11 & 01 & \times \\ \hline \end{array}$	مسئله چند فرمته:
JMP	$\begin{array}{ c c } \hline 01 & \text{آدرس JMP} \\ \hline \end{array}$	SKIP	$\begin{array}{ c c c } \hline 11 & 10 & cccc \\ \hline \end{array}$	if(CD) then CAR ← CAR + 2 else CAR ← CAR + 1
CALL	$\begin{array}{ c c } \hline 10 & \text{آدرس CALL} \\ \hline \end{array}$	LER	$\begin{array}{ c c c } \hline 11 & 11 & LLLL \\ \hline \end{array}$	CAR ← CAR + 1
Map	$\begin{array}{ c c } \hline 11 & 00 \\ \hline \end{array}$	Emit Reg. ; ER ← LLLL جزو واحد کنترل		



روش میکرو پروگرامینگ روشی است از ترکیب نرم افزار و سخت افزار. به عنوان مثال برای ضرب

روشهای مقابل با تعداد کلاکهای آن مشخص شده است.

سخت افزاری	MUL دستور	۲۰ T
نرم افزاری		۳۰۰ T
میکرو پروگرام	MUL دستور	۸۰ الی ۲۰ T


در طراحی واحد کنترل دیدیم که از ROM استفاده می کردیم. در نتیجه هنگام طراحی محتوی

ROM را مشخص می کنیم و توسط دستگاه EPROM programmer آن را پیک می کنیم. اما اگر

تعداد کلمات ROM بیشتر شود این روش وقت گیر و طولانی خواهد شد. در این حالت از

کامپیوتر و امولاتور ROM استفاده می کنیم . برنامه در کامپیوتر نوشته شده و توسط کامپیوتر

ترجمه شده و وارد امولاتور می شود که یک نوع IC RAM است.



سخت افزار  
 حافظه منصفی  
 سادگی عمل  
 راندمان و تسهیلات

فصل ۸ :

سازمان  


$$CPU = \text{رجیسترها} + ALU + \text{کنترل}$$
 سازمان

قسمت کنترل را در فصل ۷ دیدیم و بقیه را در این فصل می بینیم.

سازماندهی های مختلفی وجود دارند که شامل :

سازمان اکومولاتور ، سازمان جنرال رجیستر ، سازمان RISC و سازمان پشته است

سازمان اکومولاتور



در کامپیوترهای اولیه و پروسسورهای کوچک

از این سازمان استفاده می شود.

سازمان جنرال رجیستر (رجیسترهای عمومی) : در جاهایی که حجم کار وسیع می شود و نیاز



به سرعت‌های بالاتر از این سازمان استفاده می‌کنیم.


به عنوان مثال در دستور CNT ISZ سه بار مراجعه به حافظه داریم (۲ بار برای خواندن

از حافظه و یک بار برای نوشتن نتیجه در حافظه) و لذا تعداد کلاک‌های زیادی نیاز خواهیم داشت

در این حالت CNT را به شکل رجیستر یا به معنای دیگری می‌کنیم و سرعت بالا خواهد رفت. یا مثلاً

در مورد بردارها pt (pointer) را نیز در رجیستر قرار می‌دهیم. این کار حجم مراجعات به

حافظه را که وقت‌گیر است به شدت کاهش می‌دهد.




نحوه ارتباط رجیسترها با ALU به

شکل مقابل است.

در سازمان آکومولاتور یک AF حافظه وجود دارد. در سازمان جنرال رجیستر ۲ یا

۳ AF جاری شماره رجیستر وجود دارد. (آدرس حافظه نوعاً آدرس است).



مثال:  
ADD R1, R2, R3

سازمان  
جنرال رجیستر

نکته ای که مطرح می‌شود این است که با توجه به اینکه تعداد رجیسترها در مقایسه با تعداد

کلمات حافظه بسیار کمتر است لذا آدرس رجیسترها کوتاهتر از آدرس حافظه خواهد بود.

برای مثال برای ۸ رجیستر ۳۲ بیت آدرس نیاز داریم. کم شدن خطوط آدرس باعث افزایش

راندمان خواهد شد. در این سازمان در یک دستور بیش از یک آدرس حافظه استفاده نمی شود

چون در صورت استفاده طول دستور بسیار طولانی خواهد شد. همچنین هر فرد

این نوع سازماندهی این است که تمام عملیات را در رجیسترها انجام دهیم.

ADD <sup>آدرس رجیسترها</sup> <sup>آدرس حافظه</sup> A, R2, R3      ~~ADD A, B, C~~

در سازماندهی C RIS:

پردازش فقط روی رجیسترها است (LD, ST با حافظه) و هر دستور ۲ یا ۳ آدرس جاری شماره

رجیستر است.

در سازمان پشت: دستور بدون AF است. بدین معنی که اپرندها و آدرس ها به طور ضمنی

دارای جایی مشخص هستند.

Random

stack

queue

تصادفی

Last in First out

LIFO


پشت

First in First out

FIFO


صف

ضبط و بازیابی



می خواهیم از یک RAM استفاده کنیم و سه طریق ضبط و بازیابی فوق را پیاده سازی کنیم:

حالت تصاقی را قبلاً دیدیم. برای ضبط سه سیگنال نوشتن را داشتیم و برای بازیابی سه سیگنال خواندن را.



موارد مورد نیاز برای چنین روشی:

ضبط: سیگنال نوشتن

$T_0: AR \leftarrow adr, DR \leftarrow data$

$T_1: M[AR] \leftarrow DR$


بازیابی: سیگنال خواندن

$T_2: AR \leftarrow adr$

$T_3: DR \leftarrow M[AR]$

برای پشت:

در این حالت ضبط را Push و بازیابی را pop می گوئیم. یعنی اضافه کردن و pop



یعنی برداشتن از stack.

مفهوم Push بدین معنی است که در هر بار گذاشتن عناصر یک واحد به پایین stack شیفته


داده می شوند و در Pop هر بار برداشتن از stack عناصر یک واحد به بالا شیفته داده

می شوند بدین ترتیب Tos همواره خانه ثابتی خواهند بود. این روش در مورد RAM

قابل استفاده نیست چون در هر Push یا Pop باید تمام عناصر جابجا شود. لذا این

گونه عملی کنیم که Tos را متغیری بگیریم. sp مکان Tos را نشان می دهد. به این <sup>stack pointer</sup>

ترتیب که sp اشاره به آخرین جایی که از پشت دارد. همچنین نحوه آدرس بندی



حافظه از بالا به پایین (در خلاف جهت رشد stack) خواهد بود.

با توجه به اینکه یک پشته می تواند سمحالت داشته باشد (پر - خالی - نیمه پر) لذا نیاز به دو بیت

داریم که وضعیت پشته را برای ما مشخص کند. (دو بیت  $E, F$ ). <sup>full empty</sup>

مقبلا اولیه :  $SP \leftarrow 0$   
 $E \leftarrow 1, F \leftarrow 0$

ضبط (Push) :

$T_0 : SP \leftarrow SP - 1, DR \leftarrow data$

$T_1 : M[SP] \leftarrow DR, E \leftarrow 0$

$\bullet$  if  $(sp=0)$  then  $F \leftarrow 1$

$T_0 : DR \leftarrow M[sp], sp \leftarrow sp + 1, F \leftarrow 0$

بازایی (POP) :

$T_1 : if (sp=0) then E \leftarrow 1$

در مورد صف :

در مورد صف به ضبط  $ADDQ$  و بازایی  $DELQ$  گفته می شود. در این حالت به دو نقطه

نیاز داریم. یکی سر صف که محل خروج است و دیگری ته صف که محل ورود است. سر صف


و ته صف هیچکدام نمی توانند ثابت باشند. چون همان مشکل ثابت بودن TOS در مورد پشته

(گردشی)

بوجود می آید. نکته مهم این است که صف به صورت *Circular* است (مانند افرادی که

دور یک میز نشسته اند).


مادر یک کامپیوتر به هر سه نوع از این روشها نیاز داریم و هر سه نوع در یک حافظه



صف به صورت نرم افزار پیاده سازی می شود ولی پشته به روش سخت افزار است و

رجیستر sp را خواهیم داشت. اضافه و کم کردن sp به صورت نرم افزار قابل انجام

نیست. stack هایی که در حافظه های پیاده سازی می شوند نوعاً از آدرس زیاد به کم رشد



پیدا می کنند (لین بهترین حالت ممکن است).

نوعاً در پروسسورها قابلیت load برای sp قرار داده می شود. دستور هایی که مرتبط

با stack هستند شامل: CALL (تک push منتهی), RET (تک pop منتهی), Ret

push Ri, pop Ri (تک و تک مقصد حافظه), pushall, popall (تک و تک مقصد حافظه)

مثال: pop AC, push AC, ...

مشاهده می کنیم که طول دستور در این حالت کوتاه تر می شود چون آدرس حافظه حذف

شده است. همچنین وجود دستور هایی چون pushall و popall باعث می شود که به تکباره

همه رجیسترها ضابطا یا بازیابی بشوند و نیاز به چند دستور نخواهد بود.

به این ترتیب دستورهای  $push AC$ ,  $pop AC$  جزو دستورهای رجیستری خواهند بود. تاکنون

بحث پشته‌ای که داشتیم مربوط به سونوع سازماندهی آگومولاتور و جنرال رجیستر و RISC بود

حال بحث سازمان پشته را شروع می‌کنیم که گفتیم در این سازمان AF نخواهیم داشت.

سازمان پشته:

فرم نمایش  $infix$ : اپراتور بین اپرندها  $(A+B)*(C+D)$


$postfix$ : اپراتور بعد از اپرندها  $AB+CD-* \equiv (A+B)*(C+D)$

$prefix$ : اپراتور قبل از اپرندها  $A BC*+D- \equiv A+(B*C)-D$

در کامپیوتر با سازمان پشته فرم  $postfix$  انتخاب می‌شود. در این سازماندهی به هر

اپرند کمی رسیم آن را به  $push$ ,  $stack$  می‌کنیم و به هر اپراتور کمی رسیم دو عنصر بالای


پشته را برداشته و اپراتور را به آنها اعمال می‌کنیم و نتیجه را بالای پشته قرار می‌دهیم.



لذا ALU بردو عنصر بالای stack عمل خواهد کرد. همیشه

دو عنصر بالای stack در رجیستر قرار می‌گیرند و بقیه عناصر در حافظه

حافظه پیمده می‌شوند.



```

LDA A
ADD B
STA T
LDA C
SUB D
MUL T
STA Z
    
```

برای انجام عمل  $Z = (A+B) * (C-D)$  در سازمان  
 اگر مولاتور به دستورهای مقابل نیاز داریم:

سازمان AC

در حالتیکه در سازمان جنرال رجیستر دستورهای

```

LD R1, A
ADD R1, B, R1
LD R2, C
SUB R2, D, R2
MUL R1, R2, Z
    
```

سازمان  
 جنرال رجیستر

مقابل را خواهیم داشت:

```

LD R1, A
LD R2, B
ADD R1, R2, R1
LD R3, C
LD R4, D
SUB R4, R3, R4
MUL R1, R4, R1
ST R1, Z
    
```

سازمان RISC

در سازمان RISC:

در سازمان پشته:

```

push A
push B
ADD
push C
push D
SUB
MUL
pop Z
    
```

سازمان پشته

OP	MOD	AF
----	-----	----

بحث مدهای آدرس دهی:

مدهای مختلف آدرس دهی را برای رانزمان بهتر و ایجاد تسهیلات استفاده می کنیم که شامل:

<u>OPERAND</u>	<u>EA</u>	<u>AF</u>	
طبق قرارداد مشخص است.		نمایم	۱- صفتی

۲- بلا فصل در AF خود data را داریم. یا به جای AF خود دیتا را داریم.

$M[AF]$	AF	آدرس حافظه	۳- حافظه ای مستقیم
---------	----	------------	--------------------

$M[M[AF]]$	$M[AF]$	آدرس حافظه	۴- حافظه ای غیر مستقیم
------------	---------	------------	------------------------

(R) محتوای	—	آدرس رجیستر	۵- رجیستری مستقیم
------------	---	-------------	-------------------

$M[(R)]$	(R)	آدرس رجیستر	۶- رجیستری غیر مستقیم
----------	-----	-------------	-----------------------

" , $R \leftarrow R+1$	"	"	۷- Auto inc
------------------------	---	---	-------------

" , $R \leftarrow R-1$	"	"	۸- Autodec
------------------------	---	---	------------

$M[PC+AF]$	$PC+AF$	یک عدد با علامت	۹- نسبی
------------	---------	-----------------	---------

$M[IX+AF]$	$IX+AF$	آدرس حافظه	۱۰- index
------------	---------	------------	-----------

$M[BP+AF]$	$BP+AF$	آدرس حافظه	۱۱- بین
------------	---------	------------	---------



مراجعات به حافظه

LDA	CST	→ ۲
STA	CNT	→ ۲
LDA	AA	→ ۲
STA	pt	→ ۲

کاربرد مد ~~...~~ بلا فصل در ثابت های برنامه است.

lop, ADD	pt I	→ ۳
ISZ	pt	→ ۳
ISZ	CNT	→ ۳
BUN	lop	→ ۱

به عنوان مثال این نوع کاربرد در برنامه مقابل نشان داده.

مراجعات به حافظه

CNT, Hex 0  
CST, Dec -A  
pt, Hex 0  
AA, Hex 100

LD R1, # -A  
*بلا فصل (بیشتری مقیم)*

سده است. حال این برنامه

LD R2, # 100H  
*بلا فصل (بیشتری)*

را با مد بلا فصل می نویسیم.

lop, ADD (R2), (R2), R3  
*بیشتری غیر مستقیم*

ISZ R2

همچنین کاربردهای دیگر

ISZ R1

BUN lop


نیز آمده است. مشاهده می کنیم که در این حالت طول دستورها کمتر و تعداد مراجعات به حافظه

\* { lop ADD R3, (R2)+, R3  
Auto inc  
ISZ R1  
BUN lop

نیز کمتری شود.

در حالت مقابل Auto inc مد نیز به کار گرفته شده که برنامه

کوتاهتر هم شده است.



در مد نسبی:

آدرس مورد نظر در یک محدوده ای خاص از دستور قرار

می گیرد. در مثال بالا آدرس فوق تا ۴۴ خانه بالاتر یا پایین تری تواند قرار بگیرد. در مد

حافظه ای مستقیم اگر دستور ۱۰۰ آدرس مد حافظه ای مستقیم  
۲۰ bit  
ایراتور ADD را داشته باشیم در مد نسبی

می بینیم که آدرس ۲۰ بیسی مد حافظه ای مستقیم تبدیل به آدرس ۷ بیسی می شود که به این ترتیب طول

دستور کم می شود. پس اولین مزیت کوتاه شدن طول دستور است. مزیت دوم مد نسبی قابلیت

ORG ۰	
ADD ۱۰۰	۲۰
BUN ۲۰	۱۰۰

جابجایی در حافظه است. به عنوان مثال برنامه مقابل پس از ترجمه حاصل

کار باید از خانه صفر به بعد قرار گیرد. اگر بخواهیم برنامه را جابجا کنیم

و مثلاً از آدرس ۱۰۰۰ قرار دهیم دستورات ADD ۱۰۰ و BUN ۲۰ تغییر می کنند. لذا می گوئیم

ای ۱۰۰ ۰۱۰ ۰۰۰

چنین برنامه قابل جابجایی نیست. مد های حافظه ای مستقیم و غیر مستقیم قابل جابجایی

نیستند. مد نسبی قابلیت جابجایی در حافظه را دارد.

مد اندکس: در حقیقت چنین مدی پیاده سازی مفهوم اندیس است.

آدرس و بردار مد ابراتور

ADD	اندیس	۱۰۰
-----	-------	-----

به این ترتیب می توانیم به تمام عناصر بردار A رجوع کنیم.

برای اندیس یک رجیستر اندیس وجود خواهد داشت که در لحظه نشان می دهد به کدام عنصر رجوع

می شود. (چنین رجیستری مسلماً قابلیت های inc, dec را خواهد داشت.)

ADD	حافظه مستقیم	۲۰۰
ADD	اندیس	۱۰۰
BUN	حافظه مستقیم	۲۰

مد بیس: هدف از این مد مسئله جابجایی است. اگر بخواهیم

برنامه مقابل را به راحتی جابجا کنیم از مد بیس استفاده می کنیم.

در این صورت مد و دستور یک عنصر بیس اضافه می شود که

ADD	بیس و اندیس	۱۰۰
-----	-------------	-----

محل جایابی را نشان خواهد داد.

بیس و حافظه ای متقم

پروسسور PDP یکی از پروسسورهای قدیمی است که سازماندهی آن جنرال رجیستر است.

این پروسسور حدود ۱۰ الی ۱۱ خیمت مختلف دستور دارد. یکی از فرمت های آن به شکل

۴	۳	۳	۳	۳
OP	نماره رجیستر	مد	رجیستر	مد

مقابل است:

$$ADD \ 001 \ 000 \ 010 \ 000 \equiv ADD \ R1, R2 = R1 \leftarrow R1 + R2$$

$$ADD \ 001 \ 000 \ 010 \ 000 \equiv ADD \ (R1), R2 = M[R1] \leftarrow M[R1] + R2$$


برای مد اندیس می توان گفت که اگر هر مدی ماندیس بود یک کلمه دیگر به دستور اضافه

	اندیس		
AF			

شود که نشان دهنده آدرس (AF) خواهد بود.

	اندیس		اندیس
AF1			
AF2			

بعث بعدی راجع به تنوع op-code خواهد بود:



از دستورهایی انتقال موارد مقابل را داریم: <sup>جایجایی</sup> LD, ST, <sup>انتقال</sup> MOV, XCH, <sup>pop</sup> push, <sub>load store move exchange</sub>

دستورهای بالا هر کدام با مدهای مختلفی به کاری روند که تنوع زیادی ایجاد می کند.

دستورهای پردازشی: ADD, SUB, MUL, DIV, <sup>add with carry</sup> ADC, SBB, inc, dec

این دستورات نیز با مدهای مختلفی به کاری روند. علاوه بر این تنوع ها در پروسسورهای مختلف

- ADD <sup>binary</sup> bin
- ADD BCD
- ADD FL
- ADDDP


هر دستوری دارای فرم های مختلف است مثلا: (نوع این دستورات)

مگر وقتی حجم داده ها زیاد ولی پردازش بر روی آنها ساده است

از ADDBCD استفاده می کنیم.

دستورات منطقی: <sup>Complement</sup> CMP, AND, OR, XOR, CLA, CLE, <sup>set بیتها</sup> SETE

دستورات شیفت: <sup>to carry</sup> cir, cil, shr, shl, Ashr, Ashl, cirtc, ciltc



فرم کلی یک دستور شیفت

در مقابل نشان داده شده است که در پروسسورهای مختلف به کاری روند.

دستورات ورودی/خروجی: <sup>port address</sup> INP Paddr, Out Paddr

با توجه به اینکه یک پروسسور می تواند چندین دستگاه ورودی و خروجی داشته باشد لذا باید

				برای اعداد با علامت		برای اعداد بدون علامت									
Ret	call	adr	JMP	adr	CD	JGT	adr	JHT	adr						
:	:	:	Jc	adr	c	JGE	:	JHE	adr						
:	:	:	JNC	adr	c'	JLT	:	JlowT	adr						
:	:	:	JZ	adr	Z	JLE	:	JlowE	adr						
:	:	:	JNZ	adr	Z'	JEQ	:	JEQ	adr						
:	:	:	JP	adr	S'	JNE	:	JNE	adr						
:	:	:	JN	adr	S	program status word PSW: <table border="1" style="display: inline-table; vertical-align: middle;"> <tr> <td style="width: 20px; height: 20px;">C/B</td> <td style="width: 20px; height: 20px;">S</td> <td style="width: 20px; height: 20px;">Z</td> <td style="width: 20px; height: 20px;">P</td> <td style="width: 20px; height: 20px;">OV</td> </tr> </table>				C/B	S	Z	P	OV	
C/B	S	Z	P	OV											
:	:	:	JPO	adr	P					A+B	1	0	1	0	0
:	:	:	JPE	adr	P'					A-B	0	0	0	1	1
:	:	:	JOV	adr	OV					A∩B	-	0	0	1	-
:	:	:	JNOV	adr	OV'										

A 1001  
B 0111

بیت C/B فقط در جمع و تفریق بدون علامت معنی دارد و در با علامت استفاده ای از آن نمی شود.

بیت OV در جمع و تفریق با علامت معنی دارد. <sup>overflow</sup>

بیت C/B در جمع بدون علامت معنی سرریز دارد و در تفریق رقم قرضی محسوب می شود.

(یعنی  $A < B$  بوده است). لذا در جمع بدون علامت برای فهم سرریز باید به بیت C/B نگاه کنیم نه بیت OV. در زبانهای سطح بالا علامت اعداد مشخص می شوند ولی در زبان اسمبلی خودمان باید مشخص کنیم و دستور مناسب با آن را استفاده کنیم.

برای تشخیص رابطه بین A و B (از نظر بزرگتر و کوچکتر بودن) می توانیم تفریق آنها را تشکیل

دهیم و سپس بیت‌ها را تست می‌کنیم. دستورهایی که در صفحه قبل <sup>برای</sup> اعداد با علامت

و بی‌علامت نشان داده شده اند همراه با دستور Comp A, B می‌آیند.

به عنوان مثال:   
 Comp A, B  
 JGT adr 2

Comp A, B تفریق A و B را تشکیل می‌دهد ولی حاصل تفریق را نگه نمی‌دارد بلکه ارزش

Flag‌ها را تعیین می‌کند. دستور Comp جزو دستورات کنترلی است. دستور دیگر

مسابه دستور Comp، دستور TEST است که به صورت TEST A, Mask به کار می‌رود.

این دستور A و mask را با هم AND می‌کند و مانند Comp حاصل AND را نگه نمی‌دارد.

$$CD(JGT) = 0V \cdot S' \cdot Z' + 0V \cdot S$$

Jump Higher than  
 $CD(JHT) = (CB)'Z'$

وقفه‌ها	مساءئل وقفه
سیگنال وقفه	ضبط وضعیت
سیکل وقفه	تشخیص عامل
روتین وقفه	تعیین اولویت
	رفتن به روتین با اولویت و اجرا
	برگشت به وضعیت <sup>پایزایی</sup>
	برگشت

حداقل:  
 $M[SP] \leftarrow PC$   
 $SP \leftarrow SP - 1$   
 $PC \leftarrow \begin{cases} Const \\ M \\ BUS \end{cases}$   
 $IEN \leftarrow 0$

در سازماندهی های جنرال رجیستر... برای ضبط رجیسترها در stack به شکل

push psw  
push R1  
push R2  
⋮

مقابل عمل کنیم:

pop R2  
pop R1  
pop psw  
ION  
RET

و برای بازیابی به شکل روبرو:

البته از دستوراتی مانند push all , pop all استفاده می شود.

در پروسیسورهای پیشرفته در سیکل توقفه کار مقابل نیز

M[SP] ← psw  
SP ← SP - 1

انجام می شود:

و در نتیجه در مسائل وقفه دستور RETI <sup>RET from Interrupt</sup> اضافه می شود که دقیقاً برعکس سیکل

وقفه است. RET I { POP psw  
ION  
RET

در مورد  $PC \leftarrow \begin{cases} Gnst \\ M \end{cases}$  روش pulling (نم افزاری) انجام می شود که برای تشخیص



و تعیین اولویت است. در مورد  $PC \leftarrow BUS$  از روش Vect INT (سخت افزاری)

استفاده می شود که در آن تشخیص و تعیین اولویت رفتن به روتین سخت افزاری و در

سیکل وقفه انجام می شود.

در بعضی از پروسیسورها دیگر عمل ضبط انجام نمی شود بلکه دو گروه رجیستر وجود دارد.

در حالت عادی گروه اول و در وقفه گروه دوم رجیسترها استفاده می شود.



در وقفه سخت افزاری خارجی، وقفه توسط یک دستگاه خارجی انجام می شود. در داخلی عامل وقفه یک سیگنال است و وقفه توسط مدارهای داخلی که خودمان طراحی کرده ایم ایجاد می شود. این مدارها برای تشخیص خطاها طراحی می شوند.

در وقفه نرم افزاری، وقفه توسط یک دستور انجام می شود.


برای رجوع به سیستم عامل INT 10  
INT 20 بیت  
call  
خاص

call فوق با call معمولی که می شناسیم تفاوت دارد. call فوق برای رجوع به

سیستم عامل برای دریافت یک سرویس خاص انجام می شود. سرویس خاص می تواند

خواندن یک سکور از دیسک باشد. نوعاً سیستم عامل به تمام چیزهایی دسترسی دارد

که دیگران به آن دسترسی ندارند. (محرمان مثلاً user).



در PSW یک قسمت رفتاری وجود دارد:





• یا بدون بیت Mode محدوده کار را برای user یا سیستم عامل مشخص می کند.

هنگامی که به سیستم عامل رجوع می کنیم بیت Mode عوض می شود و رجیسترها را اختیار


سیستم عامل قرار می گیرند و user دیگر نمی تواند کاری بکند. بعد از خاتمه کار سیستم عامل

دوباره بیت Mode عوض می شود و به برنامه user برمی گردیم.

CISC	RISC	کامپیوترهای
دستورات زیاد	دستورات کم و موثر	
مدها زیاد	مدها کم و موثر	
فرمت دستورات متعدد و با طرحهای مختلف	فرمت ها کم و با طول ثابت	
آدرس اپرند در پردازشهای می تواند باشد.	آرژمن ها در پردازشی فقط در رجیستر	
کنترل میکرو پروگرام است.	کنترل سخت افزاری	
	رجیسترها زیاد با پنجره های overlap	
	حافظه دستور و دیتا جدا.	
	اجرای دستور به طور متوسط در تک کلاک.	



مثال:




برای ADD → ADD R1, R2, R3

برای MOV → ADD R1, R0, R2




برای INC  $\rightarrow$  ADD R1, #1, R1  
 برای Dec  $\rightarrow$  ADD R1, #-1, R1

می بینیم که یک دستور ADD برای چندین کار استفاده می شود و بسیار موثر است.




اجرای دستور به طور متوسط در یک کلاک توسط پردازش موازی Pipeline



میکروپروسورها:

دیدیم که CPU شامل رجیسترها، ALU، واحد کنترل است. اگر کل CPU در یک IC

قرار بگیرد آن میکروپروسور می گوئیم.



Single micro Computer اگر CPU و قسمتی از حافظه و قسمتی از مدار واسطه در یک IC باشد به آن


گفته می شود که برای کاربردهای کوچک و خاص استفاده می شود. البته این امکان وجود

دارد که حافظه ها و مدارهای واسطه دیگری در خارج داشته باشیم.

اگر علاوه بر موارد بالا،  $A/D$ ، تایمر، کانتر و... نیز در یک IC قرار بگیرند به آن


میکروکنترلی گوئیم.

Control Data Atr.  
CBUS, DBUS, ABUS یک میکروپروسسور شامل




عموماً مدارهای واسطه به شکل بالانست بلکه از سه گروه رجیستر تشکیل می شود:

مدار واسطه ورودی



PE : parity error  
OW : overwrite

به متعلقات مدار واسطه (سه رجیستر کال) port گفته می شود. (P0, P1, P2)




```
LI, SKI
BUN LI
INP
:
```


```
LI, INPP0
Test 10000000
JZ LI
INP P1
:
```

: program I/O

vector interrupt  
: Vec INT



ردیگرکت افزاری دقت



در حالت کلی :